SU516173A1 - Удвоитель частоты - Google Patents

Description

вход второй схемы совпадени  8 - нулевой потенциал в случае, если напр жение на выходе второго интегратора 4 больше напр жени  на выходе первого интегратора 2.

Если напр жение на выходе первого интегратора 2 больше напр л ени  на выходе второго интегратора 4, то дифференциальный усилитель 5 выдает сигнал на вторую схему совпадени  8, а на первую схему совпадени  7 - нулевой потенциал.

Втора  схема совпадени  8 сравнивает напр жени  ограниченного сигнала с выхода ограничител -преобразовател  I с напр жением, поступаюшим со второго выхода дифференциального усилител  5 и выдает на схему «ИЛИ 6 сигнал в случае совпадени  пол рности сигналов на своих входах.

Перва  схема совпадени  7 сравнивает инвертированный инвертором 3 сигнал с напр жением на втором выходе дифференциального усилител  5 и выдает сигнал на схему «ИЛР1 6 в случае совпадени  пол рности сигналов на своих входах.

На входы схемы «ИЛИ 6 поступают сигналы со схем совпадени  7 и 8, причем частота следовани  импульсов на выходе схемы

«ИЛИ 6 в два раза выше частоты исходного сигнала.

В случае, если требуетс  многократное удвоение частоты, необходимо соединить последовательно несколько схем.

Claims (1)

1. Формула изобретени 

   Удвоитель частоты, содержап1,ий ограничитель-преобразователь , выход которого соединен непосредственно с входом первого интегратора и через инвертор - с входом второго интергатора, схему «ИЛИ, при этом выходы интеграторов соединены с соответствующими входами дифференциального усилител , отличаюш,ийс  тем, что, с целью расширени  диапазона выходных частот, между выходом инвертора и первым входом схемы «ИЛИ введена перва  схема совпадени , второй вход которой присоединен к первому выходу дифференциального усилител , а между выходом ограничител -преобразовател  и вторым входом схемы «ИЛИ введена втора  схема совпадени , второй вход которой

   подсоединен к второму выходу дифференциального усилител .