SU511715A1 - Устройство дл синхронизации сигналов - Google Patents

Description

1

Изобретение относитс  к телеграфной свзи , а именно к устройствам, предназна енным дл  синхронизации сигналов. Известно устройство дл  синхронизации сигналов в многоадресных системах св зи с временным раацелением каналов, содержащее последовательно соединенные блок дл  вьщелени  сигналов синхронизации, фазовый дискриминатор, реверсивный счетчик, управитель с генератором и управл емый делитель, выходы которого подключены к второму входу фазового дискриминатора.

Однако известное устройство характеризуетс  значительным временем, затрачиваемым на фазирование.

Целью изобретени   вл етс  ускорение фазировани  по сигналам различных каналов. Дл  этого в устройство введены кольцевой регистр, блок дл  перезаписи кода, формирователь импульсов перезаписи и продвижени  и делитель, причем выходы и установочные входы каждого разр да управл емого делител  через блок дл  перезаписи кода соединены с установочными входами

и выходами соответствующих разр ,цов кольцевого регистра, а управл ющие входы блока дл  перезаписи кода и шина продвигающих импульсов кольцевого регистра соединены с соответствующими выходами формировател  импульсов перезаписи и продвижени , подключенного к выходу генератора через делитель.

На чертеже приведена структурна  электрическа  схема устройства.

Устройство дл  синхронизации сигналов, содержит блок 1 дл  выделени  сигналов синхронизации, фазовый дискриминатор 2, реверсивный счетчик 3, генератор 4, управитель 5, управл емый делитель 6, кольцевой регистр 7, блок 8 дл  перезаписи кода, формирователь 9 импульсов перезаписи и продвижени  и делитель 10.

Компоненты 1, 2, 3, 4, 5, 6 устройства образуют известный тактовый синхронизатор . Выходы и установочные входы каждого разр да управл емого делител  6 через блок 8 соединены с установочными входами и выходами соответствующих разрадов кольцевого регистра 7. Входы, предназначенные дл  управлени  режимом перезаписи код

и шина продвигающих импульсов кольцевого регистра 7 соединены с соответствующими выходами формировател  9, один из входов подключен через делитель к выходу геvi:p ,--ropa -4, ;:,7ори;: -- к оли:;у канальной сикхрокизаднп (не приведен).

Устройство работает следующим образом ,

В устройстве происходит запоминание фаоьл опорного сигнала унравл емого делител  6 в конце каждого временного канала и восстановление ее в начале этого же канала через цикл работы.

Пусть за врем  приема информации от одного и абонентов в соответствующем вре менном канале устранилось рассогласование между опорным и входным сигналами. При этом межау эталонным сигналом на выходе делител  10 и опорным на выходе унравл емого делител  6 устанавливаетс  онреде денный фазовый сдвиг. Этому фазовому сдвигу соответствует определенный код управл емого делител  6 в моменты по влени  импульсов на выходе делител  10. Этот код в конце канального интервала заноситс  в кольцевой регистр 7 импульсом записи кода, вырабатываемым формирователем 9 и прив занным но фазе к эталонному сигналу, поступающему с вьгхода делител  Ю.

Установка фазы опорного сигнала в начале временного канала производитс  в обратном пор дке импульсов, устанавливающим код в управл емом делителе 6. Этот импульс также совпадает но фазе с эталониым сигналом.

Про.авижение кода в кольцевом регистре 7 производитс  пачкой импульсов, следующей в промежутке времени между записывающим импульсом, и импульсом, устанавливающим код.

Число импульсов в пачке равно числу элементов кода. Выбор длины кольцевого регистра 7 производ т с учетом количества каналов и требуемой точности запоминающей фазы.

формула изобретени 

Устройство дл  синхронизации сигналов в многоадресных св зных системах с временным разделением каналов, содержащее последовательно соединенные блок дл  выдлени  сигналов синхронизации, фазовый дискриминатор, реверсивный счетчик, управитель с генератором и управл емый делитель , выходы которого подключены к второму входу фазового дискриминатора, отличающеес  тем, что, с целью ускорени  фазировани  по сигналам различных каналов, в него введены кольцевой регистр, блок дл  перезаписи кода, формирователь импульсов перезаписи и продвижени  и делитель, причем выходы и установочные входы каждого разр да управл емого делител  через блок дл  перезаписи кода соединены с установочными входами и выходами соответствующих разр дов кольцевого регистра, а управл ющие входы блока дл  перезаписи кода и щина продвигающих импульсов кольцевого регистра соединены с соответствующими выходами формировател  импульсов перезаписи и продвижени , подключенного к выходу генератора через делитель.

1

8

f