SU509890A1 - Регистр сдвига - Google Patents
Регистр сдвигаInfo
- Publication number
- SU509890A1 SU509890A1 SU1853241A SU1853241A SU509890A1 SU 509890 A1 SU509890 A1 SU 509890A1 SU 1853241 A SU1853241 A SU 1853241A SU 1853241 A SU1853241 A SU 1853241A SU 509890 A1 SU509890 A1 SU 509890A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- inputs
- input
- shift
- unit
- Prior art date
Links
Landscapes
- Shift Register Type Memory (AREA)
Description
Изобретение относитс к области вычислительной техники. Известен регистр сдвига, содержащий в каждом разр де триггер, выход которого че рез элемент задержки подключен к первому входу триггера последующего разр да, второй вход которого подключен к выходу элемента ИЛИ, первый вход которого подклю чен к шине установки в начальное состо ние , блок разрешени сдвига, блок разрешени сброса. Входы блока разрешени сброса соединены с выходами ьсех триггеров регистра , кроме триггера младшего разр да, а выхода - со вторыми входами элементов ИЛИ. Один выход блока размещени сдвига соединен со входом триггера младшего разр да, остальное - с третьими входами элементов ИЛИ. Эта цель достигаетс тем, что в предло женный регистр введен блок вы влени еди ницы, входы которого соединены с выходами всех триггеров регистра, а выход - с одним из управл ющих входов блока размещени сдвига, остальные управл ющие входы которого подключены к соответствующим выходам блока размещени сброса. Блок-схема регистра представлена па чертеже. Регистр состоит из триггеров 1 в каждом разр де, элементов задержки 2, элементов ИЛИ 3, блока вы влени единицы 4, блока разрещени сдвига 5, блока разрещени сброса б, щины установки в начальное состо ние 7, щины входного сигнала 8 и щины сброса 9. Перед началом анализа первой пачки импульс , прищедщий по щине 7, непосредственно или через элементы 3 устанавливает в состо ние 1 триггер младшего разр да (1 ) и в состо ние О все остальные. Так как на входы блока 4 подана одна 1, с триггера младщего разр да на блок разрешени с.двига 5 подаетс команда на разрещение сдвига во всем регистре. Импульсы первой пачки, содержащие какое-то число I- импульсов, с шины 8 через элементы 3 подаютс на триггеры 1 и последовательно сдвигают единицу. При этом к моменту окончани пачки в состо нии 1
оказываетс лишь триггер I. -го разр да, блок не разрешает сброс единицы в триггерах 1, Импульс сброса переводит в состо ние 1 триггер младшего разр да. После этого оказываетс , что на входы блока
вьгшзлени единицы 4 поданы две единицы,команда на выходе блока 4 отсутствует, и блок разрешени сдвига 5 разрешает сдвиг триггера младшего разр да (1 ) до
/ ГО (If ). Если число J импульсов ВТОрой исследуемой пачки I I , то к моменту окончани этой лачки в регистре оказываютс единицы в триггерах 1 и 1; , после окончани сброса - в триггерах и 1 (триггер младшего разр да), и блок разрешени сдвига дл следующей дачки импульсов разрешает перенос 1 от триггера 1 до триггера . Если j t , то к моменту, когда поступит i импульсов второй пачки, в регистре окажетс всего одна единица в триггера 1- , по команде от блока 4 блок 5 разрешает перемещение единицы во всем триггере, и к моменту окончани пачки в регистре оказываетс единица в триггере (информаци о чис ле импульсов j i во второй пачке).
Блок разрешени сдвига дл следующей пачки импульсов разрешает перенос 1 от триггера 1 - до триггера 1
После анализа всей серии пачек 1 ока зываетс в том триггера регистра, вес которого равен числу импульсов в максимальной пачка.
Claims (1)
- Формула изобретениРегистр сдвига, содержащий в каждом разр де триггер, выход которого через элемент задержки подключен к первому входу триггера последующего разр да, второй вход которого подключен к выходу элемента ИЛИ первый вход которого подключен к шине установки в начальное состо ние, блок разрешени сдвига, блок разрешени сброса, причем входы блока разрешени сброса соединены с выходами всех триггеров регистра, кроме триггера младшего разр да, а выходы - со вторыми входами элементов ИЛИ, один выход блока разрешени сдвига соединен со входом триггера младшего разр да, остальные - с третьими входами элементов ИЛИ отличающийс тем, что, с целью запоминани числа импульсов в наибольшей пачке из серии поступающих на вход пачек импульсов, в него введен блок вы5шлени единицы, входы которого соединены с выходами всех триггеров регистра, а выход с одним из управл ющих входов блока разрешени сдвига, остальные управл юшие входы которого подключены к соответствующим выходам блока разрешени сброса
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1853241A SU509890A1 (ru) | 1972-12-02 | 1972-12-02 | Регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1853241A SU509890A1 (ru) | 1972-12-02 | 1972-12-02 | Регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU509890A1 true SU509890A1 (ru) | 1976-04-05 |
Family
ID=20533963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1853241A SU509890A1 (ru) | 1972-12-02 | 1972-12-02 | Регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU509890A1 (ru) |
-
1972
- 1972-12-02 SU SU1853241A patent/SU509890A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU509890A1 (ru) | Регистр сдвига | |
SU509891A1 (ru) | Регистр сдвига | |
SU769530A1 (ru) | Преобразователь двоично-дес тичного кода "12222" в последовательный код | |
SU413479A1 (ru) | ||
SU970303A2 (ru) | Устройство дл измерени временного интервала | |
SU951319A1 (ru) | Устройство дл обхода сеточной области | |
SU744527A2 (ru) | Устройство дл стохастических вычислений | |
SU394781A1 (ru) | УСТРОЙСТВО дл ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ | |
SU1001468A1 (ru) | Формирователь-распределитель импульсов | |
SU1146798A1 (ru) | Цифровой фильтр | |
SU729586A1 (ru) | Устройство дл сравнени чисел | |
SU813746A2 (ru) | Селектор импульсов по длительности | |
SU805416A1 (ru) | Устройство дл сдвига | |
SU650081A1 (ru) | Адаптивное устройство дл обработки информации | |
SU570053A1 (ru) | Устройство дл делени | |
SU375797A1 (ru) | Многовходовый счетчик импульсов | |
SU635504A1 (ru) | Преобразователь угла поворота вала в код | |
SU839035A1 (ru) | Устройство выделени первого и пос-лЕдНЕгО иМпульСОВ B пАчКЕ | |
SU1278889A1 (ru) | Устройство дл определени медианы | |
SU387354A1 (ru) | Многоканальный распределитель импульсов | |
SU438988A1 (ru) | Устройство дл формировани случайных временных интервалов | |
SU1049899A1 (ru) | Устройство ранжировани экстремальных значений | |
SU576574A1 (ru) | Устройство дл перебора сочетаний | |
SU650249A1 (ru) | Устройство дл опроса информационных датчиков | |
SU613321A1 (ru) | Устройство дл извлечени квадратного корн |