НИЯ, равным соответствующему периоду входного сигнала, и в получении вычитаемых сиг {алов путем обратно-пропорциоиалы-шго преобразовани временных интервалов, равных соответствующему и предыдущему периодам, с одновременным увеличением в /г раз преобразуемых величин. На чертеже изображена блок-схема устройства . Устройство содержит генератор I опорной частоты, неуправл емый делитель частоты 2, три управл емых делител частоты 3, 4, и 5, каждый из которых состоит из вычитающего счетчика 6, регистра пам ти 7 и группы вентилей переноса 8, основной су.ммирующий счетчик 9, распределитель 10 импульсов,-блок 11 вычитани импульсов, блок 12 управлени и группы вентилей 13, 14 и 15. В блоке 12 из последовательности импульсов входного сигнала lx(t) формируютс управл ющие сигналы, определ ющие поеледовательность работы узлов устройства. С выхода генератора 1 опорна частота /о подаетс на счетные входы управл емых делителей 3 и 4, где она делитс на коэффициенты, записапные в виде параллельного кода в регистры пам ти соответствующего делител . Опорна частота, .тел сь в делителе 2 па коэффициент /г, поступает на счетный вход счетчика 9, где сум.мируетс в про.межутках времени, равных текущим периодам входного сигнала, и формируетс путем подами на сбросовый вход счетчика импульсов входного сигнала через блок 12. На кодовых выходах счетчика 9 в момент опроса образуетс код, пропорциональный текущему периоду входного сигнала. Этот код через вентили 15 и вентили 13 либо 14 в зависимости от сигналов управлени с блока 12 записываетс в предварительно очищенные от старой информации сигналами сброса регистры пам ти управл емых делителей частоты. Вентили 15 открываютс по каждому пмпульсу окончани текущего периода и в регистр управл е.мого делител 5 записываетс код i-ro периода. Вентили 13 и 14 открываютс поочередно, в результате чего в регистр пам ти одного будет записан код г-го периода, а в другом останетс код i-1-го периода, записанный ранее. На выходе делителей 3 и 4 в зависимости от содержимого регистров пам ти образовываютс частоты F,) NT,, -- r,j Эти частоты поступают на распределитель 10 И1мпульсов, который управл етс от блока 12 таким образом, что всегда на одном из его выходов будет частота Fx(t), а на другом F(t - Ti), независимо от того, на какие входы эти частоты поступили. С помощью блока 11 формируетс разность этих частот, котора затем поступает на вход управл емого делител 5 частоты, осуществл ющего )азпостной частоты па величину, нропорциональную текущему периоду входного сигнала. Чаетота на выходе делител 5 равна df.,(t) f /., )) /вых {} - dt т. е. вы.ходна частота пропорциональна производной входного сигнала по времеии. Фор м у л а изобретени 1.Устройство дл дифференцировани частотно-импульсных сигналов, содержащее блок управлени , соединенный входом с входом устройства, неуправл емый делитель частоты, выход которого подключен к входу основного счетчика, генератор опорной частоты и три управл емых делител частоты, счетпый вход первого из которых соединеи с входом неуправл емого делител частоты, отличающеес тем, что, с целью повыщеии быстродействи и точности вычислений, в него донолнительно введены три группы вентилей, блок вычитани импульсов и распределитель импульсов , включенный на входе блока вычитани импульсов, сигнальные входы распределител импульсов соединены с выходами первого и второго управл емых делителей частоты, счетные входы которых подключены к выходу генератора опорной частоты, счетпый вход третьего управл емого делител частоты соединен с выходом блока вычитани импульсов, управл ющие входы каждого управл емого делител чаетоты подключены к выходам соответствующей группы дополнительиых вентилей , сигнальные входы которых соединены с выходами основного счетчика, а входы обнулени управл емых делителей частоты, управл ющие входы дополнительных групп вентилей и распределител импульсов подключены к соответствующим выходам блока управлени . 2.Устройство по п. 1, о т л и ч а ю щ е е е с тем, что каждый управл емый делитель чаетоты содержит счетчик, регистр пам ти и группу вентилей переноса, соединенную выходами е разр дными входами ечетчика, сигнальными входами с выходами регистра па-м ти , а управл ющими входа.мн с выходом счетчика и выходом управл е.мого делител частоты, причем входы регистра па.м ти подключены к управл ющим входа.м управл ющего делител частоты, а вход обпулени регистра пам ти и счетный вход счетчика соединеиы соответственно с входом онулени и счетным входом управл е.мого делител частоты .The NII is equal to the corresponding period of the input signal, and in obtaining the subtracted signals {by means of the inverse ratio of time intervals equal to the corresponding and previous periods, with a simultaneous increase in / g times of the converted values. The drawing shows a block diagram of the device. The device contains a generator of a reference frequency, an uncontrolled frequency divider 2, three controlled frequency dividers 3, 4, and 5, each of which consists of subtractive counter 6, memory register 7 and group of transfer valves 8, the main meter 9 pulse distributor 10, pulse subtracting block 11, control block 12 and valve groups 13, 14 and 15. In block 12, control signals are generated from the pulse sequence of the input signal lx (t) that determine the sequence of operation of the device nodes. From the output of generator 1, the reference frequency / o is applied to the counting inputs of controlled dividers 3 and 4, where it is divided into coefficients written in the form of a parallel code into the memory registers of the corresponding divider. The reference frequency, tel in divider 2 pa factor / g, is fed to the counting input of counter 9, where the sum is measured in intervals of time equal to the current periods of the input signal, and is formed by feeding to the reset input of the pulse counter of the input signal through the block 12. At the code outputs of counter 9, at the time of polling, a code is formed that is proportional to the current period of the input signal. This code, via gates 15 and gates 13 or 14, depending on the control signals from block 12, is written into the memory registers of the controlled frequency dividers that have been previously cleared of old information by reset signals. Gates 15 are opened for each pulse of the end of the current period, and the i-th period code is recorded in the control register of its divider 5. Valves 13 and 14 are opened alternately, as a result of which the g-th period code will be written to the memory register of one, and the i-1-th period code recorded earlier will remain in the other. At the output of dividers 3 and 4, depending on the contents of the memory registers, the frequencies F are formed,) NT ,, - r, j These frequencies arrive at the distributor of 10 I1 pulses, which is controlled from block 12 in such a way that always at one of its outputs there will be a frequency Fx (t), and on the other F (t - Ti), regardless of which inputs these frequencies are received. With the help of block 11, the difference of these frequencies is formed, which is then fed to the input of a controlled frequency divider 5, carrying out the azband frequency pa value, proportional to the current period of the input signal. The output of divider 5 is equal to df., (T) f /.,)) / O {} - dt, i.e., the output frequency is proportional to the derivative of the input signal over time. Forms of the invention 1. A device for differentiating pulse frequency signals comprising a control unit connected to an input of a device, an uncontrolled frequency divider, the output of which is connected to the input of a main counter, a reference frequency generator and three controlled frequency dividers, countable the input of the first of which is connected to the input of an uncontrolled frequency divider, characterized in that, in order to increase the speed and accuracy of the calculations, three groups of gates are introduced into it, the pulse subtraction unit and the pulse distributor connected at the input of the pulse subtraction unit, the signal inputs of the pulse distributor are connected to the outputs of the first and second controlled frequency dividers, the counting inputs of which are connected to the output of the reference frequency generator, the third input of the third controlled frequency divider , the control inputs of each controllable dividers are connected to the outputs of the corresponding group of additional gates, the signal inputs of which are connected to the outputs of the main the zero counter, and the zero reset inputs of the controlled frequency dividers, the control inputs of the additional valve groups and the pulse distributor, are connected to the corresponding outputs of the control unit. 2. The device according to claim 1, which means that each controlled divider contains a counter, a memory register and a group of transfer valves connected to the outputs of the sensor's binary inputs, signal inputs with the control register outputs, and the control inputs. mn with the output of the counter and the output of the control of its frequency divider, where the inputs of the memory register are connected to the control inputs of the control frequency divider, and the input of the memory register and the counting input of the meter is connected, respectively, with the onuleni input and the counting one in The course of control is its frequency divider.