SU473304A1 - Логический интегратор - Google Patents

Description

Изобретение ОТНОСИБСЯ к автоматической телефон1 М, может найти применение в квазиэлектронных АТС и ком1мутатора., а также в устройствах автоматического регулировани .

Известен логический интегратор, содержащ .ий входную шину, три триггера, элементы «НЕ, «ИЛИ-НЕ и две тактовые шины.

Цель изобретени  - уиронденне схемы - достигаетс  тем, что входна  шина предлагаемого интегратора соединена с одним входом первого триггера и через элемент «НЕ - с одли .м входом второго триггера, перва  тактова  шина подключена к другим входам первого и /второго триггеров, выходы которых соединены со входами элемента «ИЛИ-НЕ, выход которого соединен с одним входом третьего триггера , другой вход которого подключен ко второй та кто/вой шине.

На фиг. 1 изображена схема логического интегратора: на фиг. 2 - временна  диаграмма его работы.

Интегратор содержит элемент «НЕ 1, триггеры 2-4, элемент «ИЛИ - НЕ 5.

Схема раюотает следуюпцим образом. На вход логического интегратора поступает сигнал логической единицы, триггер 2 перебра;ываотс  с риходо.м тактозого импульса по Ji;iHe 6. Нулевой сигнал с триггера 2 поступает на элемент «ИЛИ-НЕ 5. Если нулевой с:1гнал со входа устройства поступает через элс:-,ент «НЕ / на триггер 3, этот триггер с :1р ходом тактового импл-льсл на iiiiiny 6 псреб-расываетс . Нулевой ситнал с триггера 3 посту .lacT на элемент «ИЛИ-НЕ.

При по влепип нулевого сигнала на о.дном входов элемента «ИЛИ-НЕ на его выхоле по вл етс  едпнпч |ый сигнал, моетупаю:ц:1Й на триггер 4. С ириходом по штк 7 тактового импульса, сдвинутого относительно такTQiBoro .Са, поступаюп1его по ппше 6, триггер 4 перебрасываетс , :i на выходе 1нтегратора по вл етс  нулевой с 1Г11ал.

При поступленпп на вход переменного снгнала с частотой /i х;/2, где /9 - частота слеловап   тактовых )мпульсов, па входах элемента «ИЛИ-НЕ 5 на врем  следовани  тактового импульса, поступаюпаего по нлнне 6, по.чвл ютс  проинверт)1рованные оллн относительно другого входные импульсы; эти же п-мпульсы выдаютс  на выходе элемента «ИЛИ-НЕ 5 и поступают на триггер 4. Но так как импзльсы па входе триггера 4 по вл ютс  на врем  следовани  тактового импульса по шине 6, то к приходу импульса по шине 7

па гзыходе элемента «ИЛИ-НЕ 5 вновь устанэвлнваетс  нуль, а на выходе интегратора - единица.

И р е д м е т и з о б р е т е FI и s;

Логический интегратор, содержащий входную шниу, три триггера, элементы «ЫЕ. «ИЛИ--НЕ и две тактовые шины, отличающийс  тем, что, с целью его упрощени , входна  и.гина сэединена с одним входом ;ге;)вого триггера i через элемент «НЕ - с оди.им гзходом второго триггера, та кто;ва  игина подключена к другнм входам иервого и второго триггеров, выходы которых соединены со входами элемента «ИЛИ-НЕ, выход котоj )oro соединен с одним входом третьего триггера , другой вход которого подключен ко зторой тактовой шине.

a.tfnoSufi и:ина 7

nporijOjin

ihili I ;