[go: up one dir, main page]

SU473186A1 - Устройство дл определени математического ожидани линейной функции - Google Patents

Устройство дл определени математического ожидани линейной функции

Info

Publication number
SU473186A1
SU473186A1 SU1879281A SU1879281A SU473186A1 SU 473186 A1 SU473186 A1 SU 473186A1 SU 1879281 A SU1879281 A SU 1879281A SU 1879281 A SU1879281 A SU 1879281A SU 473186 A1 SU473186 A1 SU 473186A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
adder
determining
unit
Prior art date
Application number
SU1879281A
Other languages
English (en)
Inventor
Роальд Валентинович Коробков
Виктор Евдокимович Золотовский
Original Assignee
Таганрогский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский Радиотехнический Институт filed Critical Таганрогский Радиотехнический Институт
Priority to SU1879281A priority Critical patent/SU473186A1/ru
Application granted granted Critical
Publication of SU473186A1 publication Critical patent/SU473186A1/ru

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

1
Изобретение относитс  к области вычислительной техники и может быть использовано в управл ющих цифровых вычислительных устройствах, в частности в устройствах, осуществл ющих цифровую обработку радиолокационной информации.
Известно устройство дл  определени  математического ожидани  линейной функции, содержащее блок пам ти, выход которого через первый сумматор соединен с первым входом первого блока умножени , второй вход которого соединен со входом устройства, а выход подключен к первому входу второго сумматора, выход которого подключен к выходу устройства, а второй вход соединен с выходом второго блока умножени .
С целью упрощепи  предлагаемое устройство содержит блок формировани  сигнала и третий сумматор, вход которого соединен с выходом блока пам ти, а выход подключен к первому входу второго блока умножени , вто ,рой вход которого соединен с выходом блока формировани  сигнала.
Схема устройства дл  определени  математического ожидани  линейной функции приведена на чертеже.
Оно содержит блок пам ти 1, сумматоры 2-4, блоки умножени  5, 6 и блок формировани  сигнала 7.
Выход блока пам ти 1 через первый сумматор 2 соединен с первым входом первого блока умножени  6, второй вход которого  вл етс  входом устройства, а выход подключен к первому входу второго сумматора 3. Выход последнего подключен к выходу устройства , а второй вход - к выходу второго блока умножени  5. Первый вход второго блока умножени  соединен с выходом блока формировани  сигнала 7, а второй - с выходом третьего сумматора 4, вход которого соединен с выходом блока пам ти.
Устройство работает следующим образом.
Блок пам ти 1 хранит результаты измерени  сглаживаемой функции. В первом сум- (.-1)
маторе 2 формируетс  сумма
коУ1
тора  в блоке умножени  6 умножаетс  на коэффициент Ci. Сформированное произведение поступает на вход второго сумматора 3, на второй вход которого поступает произведение
-(.-I)
i,-s Y, (с,сА
. Д/
)
где Yi - результат i-ro измерени  несглаженпой функции;
At - интервал времени двум  соседними измерени ми;   -число измерений.
Второй сомножитель формируетс  в блоке формировани  сигнала 7, а первый - в сумматоре 4.
Предмет изобретени 
Устройство дл  определени  математического ожидани  линейной функции, содержащее блок пам ти, выход которого через первый сумматор соединен с первым входом первого блока умножени , второй вход которого соединен со входом устройства, а выход подключен к первому входу второго сумматора, выход которого подключеп к выходу устройства , а второй вход соединен с выходом второго блока умножени , отличающеес  тем, что, с целью упрощени  устройства, оно содержит блок формировани  сигнала и третий сумматор, вход которого соединен с выходом блока пам ти, а выход подключен к первому входу второго блока умножени , второй вход которого соединен с выходом блока формировани  сигнала.
SU1879281A 1973-01-29 1973-01-29 Устройство дл определени математического ожидани линейной функции SU473186A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1879281A SU473186A1 (ru) 1973-01-29 1973-01-29 Устройство дл определени математического ожидани линейной функции

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1879281A SU473186A1 (ru) 1973-01-29 1973-01-29 Устройство дл определени математического ожидани линейной функции

Publications (1)

Publication Number Publication Date
SU473186A1 true SU473186A1 (ru) 1975-06-05

Family

ID=20541356

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1879281A SU473186A1 (ru) 1973-01-29 1973-01-29 Устройство дл определени математического ожидани линейной функции

Country Status (1)

Country Link
SU (1) SU473186A1 (ru)

Similar Documents

Publication Publication Date Title
GB1412053A (en) Programmable digital signal processor
SU473186A1 (ru) Устройство дл определени математического ожидани линейной функции
US3426184A (en) Logarithmic circuit
SU432491A1 (ru) Устройство для решения алгебраическихуравнений
SU405112A1 (ru) Устройство для выделения среднего значения нараметра
SU1160256A1 (ru) "cпocoб oцehkи texhичeckoгo coctoяhия фpиkциohhыx mhoгoдиckobыx mуфt tpaktopob"
SU877575A2 (ru) Устройство дл вычислени дисперсии случайных процессов
SU386403A1 (ru) Всесоюзная
SU934480A1 (ru) Устройство дл вычислени значени полинома
SU424144A1 (ru) Дифференцирующее устройство
SU744565A1 (ru) Множительное устройство
SU728132A1 (ru) Частотно-импульсный функциональный преобразователь
SU619924A1 (ru) Устройство дл вычислени текущей оценки среднего значени
SU1160441A1 (ru) Устройство дл делени напр жений
RU1798780C (ru) Генератор случайных чисел
SU794636A1 (ru) Устройство дл округлени частичныхпРОизВЕдЕНий B пРОцЕССЕ уМНОжЕНи
SU830416A1 (ru) Устройство дл вычислени угла
Todd On the compactification of products
SU377808A1 (ru) УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ МНОГОМЕРНЫХ ДИФФУЗИОННЫХ ПРОЦЕССОВ
SU860287A1 (ru) Цифровой фильтр
SU397910A1 (ru) УСТРОЙСТВО дл УМНОЖЕНИЯ
SU467347A1 (ru) Арифметическое устройство
SU763913A1 (ru) Частно-импульсное множительно-делительное устройство
SU922760A2 (ru) Цифровой функциональный преобразователь
SU470818A1 (ru) Устройство дл извлечени корн из суммы квадратов