SU450309A1 - Импульсно-фазовый дискриминатор - Google Patents

Description

Й обр018ние относитс  к импульсной технике

Известен импульсно-фазовый дискриминатор , содержащий два фазовых различит эл , состо щих из триггера инвертора и схем И, и логическую схему ИЛИ.

Недостатком известного дискриминатора  вл етс  наличие ошибки за счет времени срабатывани  элементов .

С целью уменьшени  ошибки дискриминации за счет времени срабатывани  элементов в предлагаемый дискриминатор введены две линии задержки , кажда  из которых включена между соответствующим входом дискриминатора и выходом триггера соответствующего импульсноуфазового различител , при этом каждый вход дискриминатора подключен непосредственно ко входам инвертора и схемы И противоположного импульоно-фазового различител .

На чертеже дана блок-схема предлагаемого устройства.

Устройство содержит линию задержки I, иыпульсно--фвговыв различвтбли и 3. в состав которых вход т триггеры 4 и 5, инверторы ь и 7 и схемы И 8-II, линию задержки 12 и схему ИЛИ 13, входа И и 15 и выходы 16-18.

Устройство работает следующим об разом«

На линии задержки I и 12 постулают ыеандровые сигналы одинаковой частоты, причем сигнал, поданный на вход И, опережает сигнал, поступающий на вход 15, на величину, превышающую врем  задержки, которое обеспечиваетс  лини ми задержки. В этом случае на выходе 16 сигнал отсутствует , так как на вход схемы И 9 одновременно с меандровым сигналом поступает запрет с триггера f, управл ющийс  линией задержки 1 рхемой И 8, на которую/поступают задержанный меандровый сигнал с ли НИИ задержки I и инвертированный меандрОБый сигнал со входа 15, На выходе 18 по вл етс  сигнал, так как в момент по влени  сиг.нала на входе 14 и первом входе схемы и II на второй вход ее подаетс  положительный потенциал с выхода триггера 5, разрешающий прохождение сигнала на выход 18, а, еледоватбльно , и на выхода схемы ИЛИ 15 по вл етс  сигнал, фиксируюший расхождение двух входных сигналов JO фазе на величину, превышающую врем  линии задержки. При опережении фазы второго сиг нала относительно первого на вели чину, превышающую врем  задержки линии I и 12, сигналы начинают поступать с выхода 16, так как в момент прохождени  сигнала на вход 15 на выходе триггера 4 находитс  положительный потенциал. Когда величина расхождени  фазы двух ыеандровых сигналов, посту хающих на входы, меньше величины времени задержки сигналов на лини х задержки, сигналы на выходах этсутствуют, так как в момент поотуплени  меандровых сигналов из ехемы И 9,11 на вторые их входы о триггеров поступает нулевой (запрещающий ) потенциал, ПРЕДМЕТ ИЗОБРЕТЕНИЯ Импульсно-фазовый дискриминатор содержащий два импульсно-фазовых различител , каждый из которых состоит ИЗ триггера, инвертора и двух логических схем И, и логиче скую схему ИЛИ, входы которой подключены к выходам соответствующей логической схемы И каждого из импульсно-фазовых различйтелей, на входы которого поданы входные сигналы, отличающийс  тем,что,с целью уменьшени  ошибки дискриминации , в него введены две линий задержки, кажда  из которых включена между соответствующим входом дискриминатора и входом триггера соответстБущего Hil%HbCHo«-|a30Boro различител , при этом каждый вход дискриминатора подключен непосредственно к входам инвертора и схемы И противоположного импульснофазового различитедш.

Г

1

Lj