SU444130A1 - Harmonic Error Coding Device - Google Patents
Harmonic Error Coding DeviceInfo
- Publication number
- SU444130A1 SU444130A1 SU1860964A SU1860964A SU444130A1 SU 444130 A1 SU444130 A1 SU 444130A1 SU 1860964 A SU1860964 A SU 1860964A SU 1860964 A SU1860964 A SU 1860964A SU 444130 A1 SU444130 A1 SU 444130A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- coding device
- error coding
- harmonic error
- counter
- key
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к фазоизмерительной технике и может быт1 использовано при создании устройств преобразовани и кодировани фазовой информациив Известные устройства преобразовани фазового сдаига с компенсацией погрешности, вносимой гармониками , содержаще счетчик, ген& ратор, ключи и две цепочки,состо щие из формирователей импульсов и схем совпадени , обла,цают невысокой точностью, ограниченным частот ным диапазоном и не обеспечивают возмолшости осуществлени одооканального кодировани . Цель изобретени - повысить точность кодировани , расширить частотный .диапазон входных сигналов и обеспечить возможность одноканального ко.дировани , Уто достигаетс тем, что устройство снабжено дополнительным счетчиком, цифроаналоговым преобразователем с регистром пам тй , арифметическим устройствоми третьей цепочкой, состо щей из сумматора, формировател импульсов и схемы совпадени . На чертеже представлена блоксхема пре.длагаемого устройства. Оно содержит генератор I, счетчик 2, ключ 3, формирователи импульсов 4 и 5, схемы совпадений 6 и 7, регистр пам ти 8, цифроаналоговый преобразователь 9, сумматор 10, дополнительный формирователь II, дополнительную схему совпадени 12, ключ 13, дополнительный счетчик 14 и .ара фтвтйческбв устройство 15, Устройство работает следующим образом. При поступлении на вход квазигармонического сигнала формирователь импульсов 4 формирует импульс по признаку перехода кривой от минуса к плюсу, схема совпадени 6 открывает ключ 3 и импульсы ренератора I проход т на счетчик 2. Фор .мирователь импульсов 5 формирует импульсы по признаку перехода кривой от плюса к минусу, при ,этш схема совпа,дени 7, срабатыва Г закёывает ключ 3, В регистре пам ти происходат сравнение чисел, соответствующих цифровому KQuy ошибки. Этот код определ ет уровень посто нного напр жени , которое с выхода цифроа алогового преобразовател The invention relates to a phase-measuring technique and can be used to create phase information conversion and coding devices. The known phase-shifting devices with harmonic error compensation, containing a counter, the gene & Rotor, keys, and two chains consisting of pulse shapers and coincidence circuits have a low accuracy, limited by the frequency range, and do not provide for the maximum implementation of single channel coding. The purpose of the invention is to improve coding accuracy, to expand the frequency range of input signals and to provide single-channel coding capability. and match schemes. The drawing shows the block diagram of the proposed device. It contains generator I, counter 2, key 3, pulse shapers 4 and 5, coincidence circuits 6 and 7, memory register 8, digital-to-analog converter 9, adder 10, additional driver II, additional coincidence circuit 12, key 13, additional counter 14 and .ara ftvticheskbv device 15, the device operates as follows. When a quasi-harmonic signal arrives at the input, pulse shaper 4 generates a pulse according to the sign of the transition from minus to positive, the coincidence circuit 6 opens key 3 and the regenerator I pulses are passed to counter 2. The pulse impulse 5 generates pulses according to the sign of the transition from positive to minus, when the etch scheme is the same, day 7, the G is triggered, the key is 3; This code determines the level of constant voltage that is output from the digital-to-analog converter.
9 поступает на сумматор 10, где оно суммируетс с входным напр жением . Формирователь импульсов II формирует последовательность импульсов , которую фиксирует схема совпадени 12, открыва ключ 13 и пропуска импульсы генератора I на счетчик 14, который считает импульсы до момента, фиксируемого схемой совпа,цени 6, закрывающей ключ 13. Отсчеты со счетчиков 2 и 14 поступают на арифметическое устройство 15, на выходе которого получаетс код погрешности.9 is fed to adder 10, where it is summed with the input voltage. Pulse generator II generates a sequence of pulses, which matches the matching circuit 12, opening the key 13 and skipping the generator I pulses to the counter 14, which counts the pulses until the time fixed by the circuit is the same, value 6 closing the key 13. Counts from counters 2 and 14 are sent to an arithmetic unit 15, at the output of which an error code is obtained.
ПРЩДЕТ ИЗОБРЕТЕНИЯPREFERRED INVENTIONS
Устройство кодировани погрешности , вносимой гармониками, содержащее счетчик, генератор, ключи и две цепочки, состо щие из последовательно включенных формировател импульсов и схемы совпадени , отличающеес чем, что, с целью повышени точности кодировани , расширени частотного диапазона входных сигналов и обеспечени возможности одноканального кодировани , оно снабжено дополнительным счетчиком, арифметическим устройством, цифроаналоговым преобразователем с регистром пам ти и дополнительной цепочкой, параллельно подключенной к входам цвух первых и состо щей йЗ последовательно соединенных сумматора, формировател ШгШульсов и схемы совпадени , при этом вторые входы схем совпа,11ени и ключей подсое.динены к выхо,ду генератора, выхода схем совпадени - к старт-стоповым входам ключей, выходы пСслёдних подключены к входам счетчиков, нагруженных на арифметическое устройство, причем выход основного счетчика через регистр пам ти и рфроаналоговыВ преобразователь подключен ко второму ВХ0.1ЦГ сумматора.A harmonic error coding device comprising a counter, a generator, keys and two strings consisting of a pulse generator connected in series and a matching circuit, which is different than that, in order to improve coding accuracy, expand the frequency range of the input signals and enable single-channel coding, it is equipped with an additional counter, an arithmetic unit, a digital-to-analog converter with a memory register and an additional chain connected in parallel to the inputs of two first and state-of-successively connected adders, ShgShulsov co-driver and coincidence circuit, while the second inputs of the circuits coincide, 11 and the keys are connected to the start-stop inputs of the keys, the outputs of the consecutive connected to the inputs of the meters loaded on the arithmetic unit, the output of the main counter through the memory register and rfroanalogovyV converter is connected to the second VH0.1TsG adder.
1one
iOiO
«M"M
«"
OO
ТT
llll
rr
NINi
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1860964A SU444130A1 (en) | 1972-12-20 | 1972-12-20 | Harmonic Error Coding Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1860964A SU444130A1 (en) | 1972-12-20 | 1972-12-20 | Harmonic Error Coding Device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU444130A1 true SU444130A1 (en) | 1974-09-25 |
Family
ID=20536158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1860964A SU444130A1 (en) | 1972-12-20 | 1972-12-20 | Harmonic Error Coding Device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU444130A1 (en) |
-
1972
- 1972-12-20 SU SU1860964A patent/SU444130A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU444130A1 (en) | Harmonic Error Coding Device | |
SU506001A1 (en) | Device for acceleration and deceleration of the engine | |
SU1043827A1 (en) | Pulse repetition frequency divider with controlled fractional countdown ratio | |
SU466614A1 (en) | Time-scale time converter | |
SU955417A1 (en) | Multi-channel digital phase-shifting device | |
SU658695A1 (en) | Static converter phase control arrangement | |
SU1670788A1 (en) | Frequency divider of sequence of pulses with variable fractional coefficient of division | |
SU402822A1 (en) | DIGITAL PHASE? LETER | |
SU744948A1 (en) | Pulse delay device | |
SU437061A1 (en) | Markov Chain Generator | |
SU756632A1 (en) | Binary code-to-time interval converter | |
SU955043A1 (en) | Squarer | |
SU712955A1 (en) | Arrangement for converting digital code into time interval | |
SU777824A1 (en) | Retunable pulse repetition frequency divider | |
SU487405A1 (en) | Angle Code Transducer | |
SU1285602A1 (en) | Device for generating blocked balanced ternary code | |
SU377728A1 (en) | DIGITAL PROPORTIONAL AND INTEGRAL | |
SU1413590A2 (en) | Device for time scale correction | |
SU479110A1 (en) | A device for calculating logarithms | |
SU530463A1 (en) | Variable frequency converter | |
SU635609A1 (en) | Pulse-delaying device | |
SU1317642A1 (en) | Frequency multiplier | |
SU468238A1 (en) | Dividing device | |
SU1506553A1 (en) | Frequency to code converter | |
SU902248A1 (en) | Device for conversion of time interval to code |