SU433474A1 - Устройство для преобразования кодов - Google Patents
Устройство для преобразования кодовInfo
- Publication number
- SU433474A1 SU433474A1 SU1803998A SU1803998A SU433474A1 SU 433474 A1 SU433474 A1 SU 433474A1 SU 1803998 A SU1803998 A SU 1803998A SU 1803998 A SU1803998 A SU 1803998A SU 433474 A1 SU433474 A1 SU 433474A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- tetrad
- register
- combinational
- decimal
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1
Изобретение касаетс автоматики и вычислительной техники и предназначено дл преобразовани двоичных чисел в двоично-дес тичные и обратно.
Известны устройства дл преобразовани кодов, содержащие сдвиговый регистр, разделенный на тетрады, и комбинационные анализирующие .схемы по числу тетрад, входы которых соединены с выходами соответствующей тетрады статического регистра.
Цель предлагаемого изобретени - упрощение устройства дл преобразовани кодов.
Это достигаетс тем, что выходы каждой комбинационной анализирующей схемы соединены с установочными входами разр дов соответствующей тетрады статического регистра и со входами переносов комбинационных анализирующих схем, соответствующих предыдущей и Последующей тетрадам статического регистра . Благодар этому по вл етс возможность использовать в известных устройствах статический регистр вместо сдвигового.
На фиг. 1 изображена схема предлагаемого устройства, на фиг. 2 - функциональна схема тетрады 1 статического регистра и соответствующа ей комбинационна анализирующа схема .2.
Устройство содержит статический регистр, разделенный на тетрады 1, комбинационные анализирующие схемы 2. Кажда схема 2
имеет пр мой и инверсный выходы перенсюа 3 и 4 соответственно, управл ющие входы 5 и 6 (общие дл всех комбинационных анализирующих схем устройства), выход переноса 7,
вход переноса 8, выходы 9-12, соединенные с установочными входами разр дов соответствующей тетрады 1, пр мой и инверсный входы переноса 13 и 14 соответственно. Входна информаци переписываетс в тетрады 1 по и.мпульсу , подаваемому через шину записи 15. Схема 2 выполнена на элементах «ИЛИ 16 и «И 17.
Пр мые выходы 18-21 и инверсные выходы 22-25 разр дов тетрады 1 соединены со входами элементов «И 17 комбинационной анализирующей схемы 2. Номер каждого входа эле.мента «И 17 соответствует номеру выхода тетрады, соединенному с этим входом. Работа устройства рассматриваетс по видам преобразовани :
а)преобразование двоичного кода целых чисел в двоично-дес тичный код и двоично-дес тичного кода дробных чисел в двоичный код;
б)преобразование двоичного кода дробных чисел в двоично-дес тичный код и двоично-дес тичного кода целых чисел в двоичный код.
Дл работы устройства (см. фиг. 1) по первому виду преобразовани на вход 5 комбинационных анализирующих схем 2 подаетс нулевой разрешающий потенциал, а на вход 6 -
единичный (отрицательный) потенциал запрета .
При преобразовании дробного двоично-дес тичного числа в двоичное оно помещаетс в тетрадах 1 статического регистра, а на выходе переноса 7 комбинационной анализирующей схемы 2 старшей тетрады регистра (верхней см. фиг. 1) вырабатываетс последовательный двоичный код преобразуемого двоично-дес тичного числа.
При преобразовании целого двоичного числа в двоично-дес тичное оно поступает последовательно , начина со старших разр дов, на
вход переноса 8 комбинационной анализирующей схемы 2 младщей тетрады регистра (нижней см. фиг. 1), а двоично-дес тичный код преобразованного двоичного числа формируетс в тетрадах 1 статического регистра.
Комбинационна анализирующа схема 2 (см. фиг. 2) в зависимости от состо ни тетрады 1 статического регистра и сигнала переноса на входе 8 вырабатывает сигналы на выходах 9-12 (которые по концу отрицательного импульса записи, подаваемого по шине 15, записываютс в тетраду 1) и сигнал на выходе 7 в соответствии с таблицей 1.
Таблица 1
Дл работы устройства по второму виду преобразова.ни нулевой разрешающий потенциал подаетс на вход 6 комбинационных анализирующих схем, а на вход 5 - единичный (отрицательный) потенциал запрета.
При преобразовании дробного двоичного числа в двоично-дес тичное опо поступает последовательно , начина с младших разр дов, на вход переноса 13 комбинационной анализирующей схемы 2 старшей тетрады регистра, а двоично-дес тичный код преобразованного дробного двоичного числа формируетс в тетрадах 1 статического регистра.
При преобразовании целого двоично-дес тичного числа в двоичное оно записываетс в тетрадах 1 статического регистра, а на выходе переноса 3 комбинационной анализирующей схемы 2 младшей тетрады регистра вырабатываетс последовательный двоичный код преобразуемого двоично-дес тичного числа. Комбинационна анализирующа схема 2 (см. фиг. 2) в зависимости от состо ни тетрады 1 статического регистра и сигнала переноса на входе 13 вырабатывает сигналы на выходах 9-12 (которые по концу отрицательного импульса записи, подаваемого по шине 15, записываютс в тетраду 1) и сигнал переноса на выходе 3 в соответствии с таблицей 2.
Преобразование в каждом режиме длитс столько тактов, сколько двоичных разр дов имеетс в исходном или получаемом двоичном числе (целом или дробном).
В таблице 3 приведен пример преобразовани целого двоично-дес тич-ного числа «87 в двоичное. На выходе 3 комбинационной анализирующей схемы 2 младшей тетрады регистра получаем код 101011 87.
В таблице 4 приведен пример преобразовани целого двоичного числа 1001011 75 в
двоично-дес тичное. В результате преобразовани в тетрада.х 1 статического регистра получаем коды
,
т. е. число «75.
Предмет изобретени
Устройство дл преобразова«и кодов, содержащее статический регистр, разделенный на тетрады, и комбинационные анализирующие схемы по числу тетрад, выходы каждой комбинационной анализирующей схемы соединены со входами соответствующей тетрады статического регистра, отличающеес тем.
что, с целью упрощени устройства, выходы каждой комбинационной анализирующей схемы соединены с установочными входами разр дов соответствующей тетрады статического регистра и со входами переносов комбинационных анализирующих схем, соответствующих предыдущей и последующей тетрадам статического регистра.
и II II II
8 W 13
Рие.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1803998A SU433474A1 (ru) | 1972-06-30 | 1972-06-30 | Устройство для преобразования кодов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1803998A SU433474A1 (ru) | 1972-06-30 | 1972-06-30 | Устройство для преобразования кодов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU433474A1 true SU433474A1 (ru) | 1974-06-25 |
Family
ID=20519982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1803998A SU433474A1 (ru) | 1972-06-30 | 1972-06-30 | Устройство для преобразования кодов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU433474A1 (ru) |
-
1972
- 1972-06-30 SU SU1803998A patent/SU433474A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU433474A1 (ru) | Устройство для преобразования кодов | |
SU437069A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1348826A1 (ru) | Устройство дл суммировани двоичных чисел | |
SU406318A1 (ru) | Преобразователь код — аналог | |
RU2248094C2 (ru) | Устройство преобразования из десятичной системы счисления в двоичную | |
SU367540A1 (ru) | Цифровой функциональный преобразователь последовательного типа | |
SU451996A1 (ru) | Устройство дл преобразовани координат | |
SU1487016A1 (ru) | Устройство формирования сигналов радемахера | |
SU450162A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент | |
SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
SU781822A1 (ru) | Функциональный преобразователь | |
SU577524A1 (ru) | Преобразователь двоичного кода смешанных чисел в двоично-дес тичный код | |
SU362295A1 (ru) | Арифметическое устройство параллельного | |
SU775730A1 (ru) | Устройство дл преобразовани пр мого кода в дополнительный | |
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код | |
SU201774A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ КОДОВ | |
SU694867A1 (ru) | Устройство дл цифрового усреднени двоично-кодированных сигналов | |
SU572781A1 (ru) | Преобразователь двоично-дес тичных чисел в двоичные | |
SU466507A1 (ru) | Устройство дл преобразовани правильной двоично-дес тичной дроби в двоичную дробь | |
SU577673A1 (ru) | Преобразователь кода в частоту | |
SU484520A1 (ru) | Устройство дл сложени чисел в системе остаточных классов | |
SU628487A1 (ru) | Устройство дл возведени двоичных чисел в квадрат | |
SU416692A1 (ru) | ||
SU781806A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU494744A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный |