SU422044A1 - - Google Patents

Description

Изобретение относи ге  -: об.шсти запоминающих устройств п может оыть использовано , например, в устройствах, ,е необходимо запомипанне таблии, нредставл юних собою строки или столбцы из емеси часто и редко встречаюш,ихс  чисел.

Обычно в таблии.ах веро тностей признаков дл  распознавани  классов объектов часто встречаютс  значени  зеро тиостей, равные О или 1, и реже отличные от этих значений числа. При этол к отдельным видам относ т одинаковые час1Ч) р,ст1)еч;иони1ес  is таблице числа, все редко )сч;(;И1,иес  числа относ т к одному .

Извеетно загюминаюние устройство (), содержан1ес накопитель, одни входы которого подключены к входиглм И1ипам, нодсоеднненным к входа.м деишфратора, а выходы - к выходному регистру, регнстр сдвнга, одни входы которого иодсоединены к формирователю сдвига, блок схем «И, входы которого подключены к трнггерам н генератору, а вы ..оды - ;-; формнроватслю сдвига и к нерволг; задержки.

Однако известное ЗУ н:меет невысокую точность и воспроизведени  чисел.

О И1С1хвас.;Оо .ЗУ отличаетс  от известного тем, что оно содержит Н1ифратор, входы коTopQio 1 одк;1 0;еи1)1 к выходалг дешифратор-i, а ВЫХОД, -- к регнстру сдвнга, дополнитель1ИлГ1 деншфратор, входы которого подсоедипеlUji к выходу регнст|1а сдвига п к одному нз выходов блока схем «li, а выходы - к дополнительным входам выходного регистра и второму входу ехемы задержки, третий вход которой подсоединеи к одному из выходов ден1ифратора, а выход - к другим входал накопител .

Это позвол ет иовысить надежность и точность работ1 1 устройства.

Функциопальпа  схема предлагаемого показана на чертеже.

Входные 1 niK Uia3na4eHiii дл  ирпема записываемого числа в параллельном коде. 111и1 а 2 служит дл  иередачи в устройство сигнала «Начало з;,ииси. Шииа о используетс  дл  приема и иlyльcoв сопровождепи  поступаюни1х в устройство чисел. По ишие -/ поступают сигналы «Конец записи, следуюHUie после последнего заппсываемого в устройство числа.

Шипы / соед1и-1ены с депшфратором 5 и с одн11ми входами наконнтел  6. /Дешнфратор 5 н 1едназначен дл  определени  вида записываемого числа. Его работа синхронизируетс  импульсами сонровождени  чисел с HUIчы ,.

Кажда  выходпа  nunia дешифратора 5 служит дл  передачн импульса при поступлеНИИ на заннсь числа вида, соответствующего назначению шины.

Шифратор 7, входы которого подключены к выходам денлифратора 5, образует экономичные параллельные двоичные коды дл  заиисн в регистре сдвига 8 длины последовательности чисел одного вида. Кроме того, шифратор 7 вырабатывает импульсы сдвпга но числу разр дов выдаваемого на регистр сдвига 8 кода.

Шины шифратора 7, предназначенные дл  выдачи кода, соединены с первыми разр дами регистра 8. Шины шифратора, нредназиачен:|ыо дл  передачи пмпульсов сдвига, соединеiibi с формирователем 9 сдвига, вырабатываionuJM импульсы сдвига дл  регистра 8.

Триггер 10 служит дл  выработки сигпала «Конец записи ио получении сигнала заполнени  регистра 8 или накопител  6, а 110 приходе сигиала «Конец заииси ио шиire 4.

Начальна  установка триггера 10 осушестпл етс  сигналом «Начало заннси ио шине 2. Сигнал «Копей записи выходит с дифферс;1циал )Пого выхода триггера. Сигнал образуетс  при слюне состо ни  триггера 10.

Регист|)ы //-/5 составл ют накоги-1тель 6 дл  запоминани  редко встречаемых чисел. Количество разр дов регистров определ етс  необходимсП точностью представлени  числа. Регпстр) H---I5 соединеп между собой так, что записанные в них числа нродвигаюте  и:5 регистра в следуюш.ий регистр по сигналам с выходной П1ПНЫ схе.мы задержки J6.

С целью фиксировани  начала записи в регистрах 8 и 12-15 шипа 2 иодключепа к разр ду регистра 8, следующему за разр дами приема кодов, а также к последнему разр ду регистра 12. При по влении сигиала на шиие 2 в иазваиных разр дах регистров 8 и 12 записываете  единица.

Шина 17 служит дл  вывода сигпала «Конец заииси. После по влени  этого сигиала можно ироводить оиерацию воспроизведени  заиисаиных в запомииающее устройство чисел . Шина 18 предиазначена дл  передачи сигиала «Начало считывани;;. Этим сигиалом проводитс  начальна  установка триггеров 19 и 20. Шина 18 заводитс  также и иа линию задержки 21.

Схемы «И 22 и 23 служат дл  пропускани  импульсов генератора 24 иоеле устаповк триггеров 19 и 20 сигиалом с шины 18.

Прохоледеиие импульсов генератора 24 через схемы «И 22 и 23 запрещаетс  соответственно ио ириходе на установочные входы триггеров 19 и 20 импульсов с последних разр дов регистров 15 и 8. Импульсы на последних разр дах регистров 15 н 8 образуютс  при считывапии с них еднипцы имиульсами сдвига.

Схема «И 22 соедииена выходной илнюй с первым входом схемы задержки 16, осуществл ющей сдвиг заииси в регистрах //-15.

Импульсы со схемы «И 23 через фор мирователь 9 сдвигают коды в регистре 8. Генератор 24 служит дл  выработки тактовых импульсов . Он запускаетс  задержанным линией задержки 21 сигналом «Начало считывани . Триггеры 19 и 20 разрешают проход имиульсов генератора 24 через схему «И 25 после прихода имиз-льсов с последних разр дов регистров 8 и 15. Выход схемы «И 25 соединен с формирователем 9 и дополнительным дешифратором 26, который предназначен дл  дешифровани  кодов, считываемых с регистра 8.

Каждому виду чисел соответствует отдельна  выходна  шина дешифратора 26. Выходна  шипа дешифратора 26, соответствующа  редко встречаемым числам, соедииена с вторым входом схемы задержки 16. Но этой шиие в случае считываии  из регистра 8 соответствующего кода иоступают иа схему задерл ки 16 имизльсы, число которых равно длине последовательности редко встречающихс  чисел . Эти импульеы считывают очередные редко встречающиес  числа из регистра 15 в выходной регистр 27. Одии из выходов дешифратора 5 подключен к третьему входу схемы задержки 16.

Считываемые числа лстаиавливаютс  ири иостунлении сигиалов но .м с дешифрато| )а 26, соответствуюши.м видам часто встречаюн ,ихс  чисел, или ио ириходе редко встречающегос  числа из регистра 15.

Дешифратор 26 вырабатывает также имиульсы соировождени5г выдаваемых чисел соответственно виду кода, считываемого из регистра 8. Импульсы сопровождени  но отдельной шине вывод тс  из дешифратора. Эта шина заводитс  на линию задержки 28, с которой по шине 29 на выход устройства выдаютс  сигналы соировождени .

Выходна  шииа 3G денщфратора 26 предназначена дл  выдачи сигнала «Конец сч1ггываии . Дешифратор 26 формирует сигнал в этой шине при поступлении из регистра 6 кода «Конец записи. Шипы 3/ дл  выдачи числа из запоминаюи1его стро1 1ства Схемы «Н 22, 23, 25 образуют блок 32 схел: «li. К триггеру 10 и IHIIHO /7 иодключсна лини  задержки 33.

Работа заиомииаю; |,|.,то уст))ойства заключаетс  в следующем.

Неред заиисью все ег11стры устаиав.чиваютс  в нулевое состо ние. Но HI и не 2 иостуиает сигиал «Начало занисн, производ щий иачальную установку регистров 8, 12 и триггера 10. Затем поступает по шинам / код записываемого числа на дешифратор 5 и регистр 6. Но нмпульеу сопровождеии  с шины 3 дешифратор дешифрует иоступившее число, .i на одной из выходных шии его по вл етс  сигнал. Нри постуилеиии редко встречаемого числа через схе:м;/ задержки 16 ироизводитс  сдвиг числа из регистра // в регистр 12, а также сдвиг па одно число всех чисел в регистрах 12-15.

Шифратор 7 выдает экономичный код дл 

записи в первые разр ды регистра 8 длины последовательпости чисел одного вида. В качестве такого кода может быть использован экономичный код Шенноно-Фэно. Каждой длине последовательности чисел одного вида соответствует свое кодовое обсзил-скис. По числу кодовых разр дов шифратор 7 выдает на формирователь 9 импульсы сдвига и продвигает информацию в регистре 6. При заполнении регистра 5 или регистров 12-15 по соответствующим шинам с регистров 8 и 15 приход т импульсы, измен ющие состо ние триггера 10. Задержанный линией задержки 33 импульс изменени  состо ни  поступает в выходную шину /7 в качестве сигнала «Копец записи. Этот же импульс поступает по шипе и па начальные разр ды регистра 8, где устанавливаетс  код «Конец записи. Измепение состо ни  триггера 10 может быть и по сигналу «Конец записи, приход щему по шине 4.

Перед считыванием по шине 18 поступает сигнал «Начало считывани , он устанавливает триггеры 19 тл 20 тл запускает через линию задержки 21 геператор 24. Импульс1,1 генератора 24 через схемы «И 22 и 23, схему задержки 15 и формирователь 9 продвигают информацию в регистрах 12-15 и в регистре S.

Продвижение информации в регистрах 12- 15 и 8 продолжаетс  до тех пор, пока соогветствеппо с носледпего разр да регистров 15 и 8 не считываетс  единица. При считываии: едииицы соответственно измен ютс  состо ни  триггеров 19 и 20. После измоиеши-т состо ни  обоих триггеров импульс, генератора 24 через схему «И 25 поступают на формиро ватель 9 и дешифратор 26.

Дешифратор 26 дешифрирует коды, считываемые из регистра 8. При считывании кодо15 часто встречающихс  чисел значени  последних импульсами с дешифратора 26 по соответствуюп .1,им отдельным выходным шинам стаиавливаютс  в выходном регистре 27. Соответствеппо длинам последовательностей дешифратор 26 выдает импульсы еопровождени  по выходной шине на линию задерл ки 28.

При считывании редко встречающегос  чиса с депщфратора 26 на блоки 16 и 28 выдаетс  количество импульсов, соответствуюп,ее длппе последовательности. Р миульсы со схемы задержки 16 продвигают в вы.ходпой регистр 27 необходимое количество редко встречающихс  чисел, а с выхода линни задерл кп 28 выдаютс  на выход устройства импульсы сопровождеии . После считываии  из регистра 8 кода «Конец записи по шине 30 на выход устройства поступает сигнал «Конец считывани , вырабатываемый дешифраторо1 г 26. Сигнал с шины 30 одновременно останавливает генератор 24.

Предмет изобретени 

Запоминающее устройство, содержащее накопитель , одни входы которого подключены к входным шинам, подсоединенным к входам

дешифратора, а выходы - к выходному регистру , регистр сдвига, одни входы которого подсоединены к формирователю едвига, блок схем «И, входы которого подключе1П)1 к триггерам и геператору, а выходы к фо1)мирователю сдвига и к первому входу схемы задержки , отличающее с.ч тем. что, с целью повьпиепи  надежности и точности работы устройства , оно содержит шифратор, входы которого подключены к выходам де1И11фратора, а выходы ----- к регистру , доио.тиитсмыи.п деищфратор, ихоль которого иодсоединепы к выходу регпстра сдвига и к одному из выходов блока схем «11, а выходы - к дополиительпым входам выходного periicT|ia и второму входу схемы задержки, третий вход которой подеоедипеи к одному из выходов депл1фратора , а выход - к другил входам иакоиител .