SU416891A1 - - Google Patents
Info
- Publication number
- SU416891A1 SU416891A1 SU1751603A SU1751603A SU416891A1 SU 416891 A1 SU416891 A1 SU 416891A1 SU 1751603 A SU1751603 A SU 1751603A SU 1751603 A SU1751603 A SU 1751603A SU 416891 A1 SU416891 A1 SU 416891A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- circuit
- switch
- outputs
- distributor
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано , в частности, дл автоматического перехода от многотактного режима работы к двухтактному любого из выходов распределител относительно первого выхода.
Известное устройство распределени импульсов с управл емым многотактно-двухтактным режимом содержит п-разр дный сдвигающий регистр, два двухпозиционных и один (п-1)-позиционный переключатель, выходные схемы ИЛИ, одни выходы которых св заны с выходами чеек разр дов регистра.
Однако известный распределитель имеет ограниченные функциональные возможности.
Целью изобретени вл етс расширение функциональных возможностей распределител .
Дл этого подвижный контакт первого двухпозиционного переключател св зан с выходом чейки второго разр да регистра, один из неподвижных контактов - со входом чейки третьего разр да регистра, а другой неподвижный контакт - со входом дополнительной схемы ИЛИ, включенной в цепь циклической обратной св зи; подвижный контакт второго двухпозиционного переключател соединен с выходом чейки второго разр да, один из неподвижных контактов - со входом соответствующей выходной схемы ИЛИ, а
другой неподвижный контакт - с (п-1)-позиционным переключателем, каждый из (п-1) выходов которого св зан с другими выходами соответствующих выходных схем ИЛИ. На чертеже приведена функциональна блок-схема распределител .
Управл емый распределитель импульсов содержит «-разр дный сдвигающий регистр, состо щий из п последовательно соединенных
чеек 1, 2, 3, 4 н 5 (перва , втора , треть , четверта , н- ) и подключенного к нему тактового генератора 6, причем св зь второй 2 и третьей 3 чеек осугцествл етс в первом положении включенного между ними двухпозиционного переключател 7, который во втором своем положении соедин ет выход второй чейки 2 с первой схемой ИЛИ 8, включенной в цепь циклической обратной св зи (между /г-й чейкой 5 н входом первой чейки 1).
Выходы каждой из (и-1) чеек (от второй 2 до rt-й 5) соединены с соответствующей схемой ИЛИ 9, 10, 11 и 12, причем втора чейка 2 соединена со своей схемой ИЛИ 9 в первом положении св зывающего их второго
двухпозиционного переключател 13, второе положение которого подключает вторую чейку 2 к (п-1)-позиционному переключателю 14, а каждый из выходов последнего соединен с соответствующей из (л-1)-й схемой
ИЛИ.
Распределитель работает следующим образом .
В начале работы в первом разр де сдвигающего регистра с циклической обратной св зью, состо щего из чеек 1, 2, 3, 4... 5 (перва , втора , ...п- ), записываетс «I, остальные чейки сбрасываютс в состо ние «О. Продвижение «1 осуществл ет тактовый генератор 6.
В первом положении двухпозиционных переключателей 7 и 13 схема работает в -тактном режиме, т. е. выходные импульсы поочередно поступают на выход первого, второго, .. . -го разр дов распределител (от первой чейки 1 - непосредственно, от остальных - через сто щие па выходе (п-1) чеек схемы ИЛИ.
Во втором положении переключателей 7 и 13 распределитель переходит на двухтактный режим работы, т. е. выходные импульсы по вл ютс поочередно от первого разр да и разр да, выбранного (л-1)-позиционным переключателем 14. При этом переключатель 7 черезсхему ИЛИ 8 образует обратную св зь от второго разр да к первому, а переключатель 13 направл ет выходные импульсы второго разр да к переключателю 14, т. е. в конечном счете через соответствующие схемы ИЛИ 9-12 на выход выбранного разр да.
Изменение режима работы раснределител должно быть синхронизировано с продвижением в нем «1, т. е. переход к двухтактному режиму может происходить только на нервом или втором тактах его многотактного режима.
Таким образом, устройство решает задачу перехода распределител от п-тактной к двухтактной работе при относительно малом объеме дополнительных элементов ( схем ИЛИ, два двухнозиционных и один ( -1)-позиционный переключатель) и простых св з х этих элементов.
Предмет изобретени
Управл емый распределитель импульсов, содержащий -разр дный сдвигающий регистр с циклической обратной св зью, два двухпозиционных и один ( -1)-позиционный переключатели , выходные схемы ИЛИ, одни выходы которых св заны с выходами чеек разр дов регистра, отличающийс тем, что, с целью расширени функциональных возможностей , подвижный контакт первого двухпозиционного переключател св зан с выходом чейкн второго разр да регистра, один из иенодвижных контактов - со входом чейки третьего разр да регистра, а другой неподвижный контакт - со входом дополнительной
схемы ИЛИ, включенной в цепь циклической обратной св зи; нодвижный контакт второго двухпозиционного переключател соединен с выходом чейки второго разр да, один из неподвижных контактов - со входом соответствующей выходной схемы ИЛИ, а другой неподвижный контакт - с ( -1)-нозиционным нереключателем, каждый из ( -1) выходов которого св зан с другими выходами соответству ощих выходных схем ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1751603A SU416891A1 (ru) | 1972-02-25 | 1972-02-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1751603A SU416891A1 (ru) | 1972-02-25 | 1972-02-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU416891A1 true SU416891A1 (ru) | 1974-02-25 |
Family
ID=20504244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1751603A SU416891A1 (ru) | 1972-02-25 | 1972-02-25 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU416891A1 (ru) |
-
1972
- 1972-02-25 SU SU1751603A patent/SU416891A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1380570A (en) | Logical circuit arrangements | |
SU416891A1 (ru) | ||
JPS56129419A (en) | Delay circuit for analog signal | |
US3969717A (en) | Digital circuit to eliminate display flicker | |
GB1454104A (en) | Logical circuits | |
JPS6432722A (en) | Parallel/serial converting circuit | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU443387A1 (ru) | Устройство микропрограммировани вычислительных машин | |
SU410555A1 (ru) | ||
SU1134967A1 (ru) | Запоминающее устройство | |
RU2007861C1 (ru) | Реверсивный двоичный счетчик | |
SU422102A1 (ru) | Устройство задержки | |
SU1265971A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1571772A1 (ru) | Устройство дл приведени кодов Фибоначчи к минимальной форме | |
SU1013954A1 (ru) | Генератор псевдослучайной последовательности | |
SU1196851A1 (ru) | Управл емый логический модуль | |
SU587506A1 (ru) | Регистр сдвига с коррекцией ошибок | |
KR940008855B1 (ko) | 입력/출력디바이스의 액세스 타이밍 셋팅장치 | |
SU1647890A1 (ru) | Декадное счетное устройство | |
SU1397882A1 (ru) | Пневматическое устройство управлени | |
SU1070541A1 (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
SU1162044A1 (ru) | Преобразователь кода в частоту импульсов | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU408270A1 (ru) | УСТРОЙСТВО дл ПОЛУЧЕНИЯ ПРОИЗВОДНОЙ |