[go: up one dir, main page]

SU409196A1 - - Google Patents

Info

Publication number
SU409196A1
SU409196A1 SU1712285A SU1712285A SU409196A1 SU 409196 A1 SU409196 A1 SU 409196A1 SU 1712285 A SU1712285 A SU 1712285A SU 1712285 A SU1712285 A SU 1712285A SU 409196 A1 SU409196 A1 SU 409196A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
code
circuit
register
trigger
Prior art date
Application number
SU1712285A
Other languages
English (en)
Inventor
В. Г. Жуковский И. А. Калинин витель В. Е. Шукшунов
Original Assignee
Новочеркасский ордена Трудового Красного Знамени политехнический институт Серго Орджоникидзе
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новочеркасский ордена Трудового Красного Знамени политехнический институт Серго Орджоникидзе filed Critical Новочеркасский ордена Трудового Красного Знамени политехнический институт Серго Орджоникидзе
Priority to SU1712285A priority Critical patent/SU409196A1/ru
Application granted granted Critical
Publication of SU409196A1 publication Critical patent/SU409196A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1
Изобретеннс отиоснтс  к области автоматики и вычислительной TexHiiKn н может использоватьс  Б системах цифрового ирограммиого унравлени .
Известны линейные П1териол торы, содержаи ,ие генератор тактовых импульсов, подключенный через схему совпадени  к первому счетчику, триггер, выход которого соединен с одннм 1з входов схемы совиадеии , и регистр числа.
Предлагаемое устройство отличаетс  тем, что оно содержит второй счетчик, схему передачи ир мого кода и схему формировани  дополнительного кода, прпчем рег1;стр числа подключен через схему передачи пр мого кода к первому счетчику, соедппепиому через второй счетчик с триггером, и через схему формироваип  дополнительного кода ко второму счетчику. Это позвол ет унростить схему устройства.
На чертеже иредставлена блок-схема предлагаемого иитериол тора.
Оиа содержит регистр / числа, схему 2 qbopмировани  доиолнительного кода этого числа, счетчик 3, счетчик 4, онредел ющий величину ириращени , схему 5 передачи ир мого кода числа, схему 6 совиадепи , геиератор 7 тактовых импульсов и триггер S.
Устройство работает следук)Н1,им образом.
Значение иреобразуемого числа поступает
2
в регистр /. Соде)жимое этого регистра переиисываетс  в счетчик 3 управл емого делител  частоты через схему 5 передачи ир мого кода, а в счетчик 4 через с.хе.му 2 формировани  дополнительного кода заиоситс  значение преобразуемого числа в дополпительиом коде . Сшчпиты с генератора 7 тактовых импульсов через схему 6 совпадени , открытую включенным триггером 8, поступают иа счетный вход счетчика 3. СигналГ) нереполнеин  счетчика 3  вл ютс  ВЫХОДР.ЫМИ сигналами устройства. Количество их подсчитываетс  счетчикол 4 величины прираи1еип . Переполнение счетчика 4 происходит после отсчета выходных сигналов, количество которых в двоичном коде задано в регнстре /. После каждого нереиолнеип  счетчика 3 код велнчнны ирираи1,ени  в ием восстанавливаетс  из регистра / через схему 5 передачи ир мого кода. преобразовапп  одного чиела юсто нно и ие зависит от величииы этого числа . Частота выходиых сигналов ирн иреобразован1П одного числа также носто ниа.
П ре д м е т изобретен и  
Линейный 1П терпол тор, содержащий геиератор тактовых 1ГЛ1 пульсов, подключеии)ГЙ через схему совиадепи  к пе)вому счетчику, триггер, выход которого соедпиеп с одним их
входов схемы совпадени , и регистр числа, отличающийс  тем, что, с целью упрощени  интерпол тора, он содержит второй счетчик, схему передачи пр мого кода и схему формировани  дополнительиого кода, причем регистр числа подключен через схему иередачи пр мого кода к первому счетчику, соединенному через второй счетчик с триггером, и через схему формировани  дополнительного кода ко второму счетчику.
SU1712285A 1971-11-09 1971-11-09 SU409196A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1712285A SU409196A1 (ru) 1971-11-09 1971-11-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1712285A SU409196A1 (ru) 1971-11-09 1971-11-09

Publications (1)

Publication Number Publication Date
SU409196A1 true SU409196A1 (ru) 1973-11-30

Family

ID=20492342

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1712285A SU409196A1 (ru) 1971-11-09 1971-11-09

Country Status (1)

Country Link
SU (1) SU409196A1 (ru)

Similar Documents

Publication Publication Date Title
GB1474110A (en) Apparatus for setting a counter to a given initial count
SU409196A1 (ru)
GB1081753A (en) Improvements in or relating to electronic circuitry for producing and remembering an output voltage that represents the level of a signal on the input
SU439925A1 (ru) Делитель частоты
SU391744A1 (ru) Счетчик
SU417896A1 (ru)
SU463976A1 (ru) Корректирующее устройство
SU394772A1 (ru) Датчик времени
SU430372A1 (ru) Устройство формирования временной последовательности импульсов
SU479256A1 (ru) Многовходовой счетчик импульсов
SU930751A1 (ru) Устройство дл выделени серий импульсов
SU1280610A1 (ru) Устройство дл сравнени чисел
SU372708A1 (ru) Всесоюзная пат-нтш--.^хш!^^г1а^
SU410403A1 (ru)
SU439943A1 (ru) Устройство дл выделени одиночного импульса
SU428545A1 (ru) Селектор импульсов
SU378833A1 (ru) Устройство для ввода информации
SU546884A1 (ru) Устройство дл делени
SU418857A1 (ru)
SU473181A1 (ru) Устройство дл сравнени двоичных чисел
SU469953A1 (ru) Интегрирующее устройство дискретного действи
SU1205050A1 (ru) Устройство дл измерени абсолютного отклонени частоты
SU496668A1 (ru) Устройство задержки широтно-импульсного сигнала
SU432662A1 (ru) Управляемый генератор импульсов
SU481993A1 (ru) Формирователь импульсов