SU396836A1 - Пересчетная декада - Google Patents

Description

1

Изобретение относитс  к области цифровой измерительной техники и может быть использовано в частотомерах и измерител х временных интервалов.

Известна пересчетна  декада, состо ща  из делител  на п ть, кажда   чейка которого включает входной транзистор, триггера и схемы сброса. Однако дл  устойчивой работы на низких частотах (ниже нескольких мегагерц ) необходимо формирование по амплитуде и длительности входных сигналов.

Цель изобретени  - повышение устойчи .вости работы на низких частотах.

Указанна  цель достигаетс  тем, что коллектор выходного транзистора предыдущей  чейки делител  св зан через резистор с коллектором входного транзистора лоследующей  чейки, а база выходного транзистора последней  чейки св зана с входом триггера, выход которого подключен к -шине выходных сигналов .

Схема предлагаемой пересчетной декады приведена на чертеже.

Она содержит входные транзисторы / токовых ключей, выходные транзисторы2 токовых ключей, сопротивлени  св зи (RcB.) 3, двоичную  чейку 4, схему сброса 5, стабилитрон б в цепи опорного напр жени .

Делитель на п ть выполнен по кольцевой схеме на п ти токовых ключах на транзисгоpax / и 2. Св зь выходного транзистора 2 предыдущего ключа с входным транзистором / последующего осуществл етс  через резисторы св зи 3 (RcE.). Выход делител  на п ть св зан со счетным входом триггера 4.

Схема сброса 5 соединена со входом делител  (точки а и б) с двум  токовыми ключами п тиричного делител  и со входом сброса триггера 4.

Стабилитрон 6 включен между шиной, к которой подключены через резисторы базы выходных транзисторов 2, токовых ключей, и корпусом прибора.

Входной сигнал синусоидальной или импзльсной формы любой пол рности поступает на базы всех входных тринзисторов токовых ключей п тиричного делител . В исходном состо нии три ключа за:крыты, а два других открыты. С поступлением входного сигнала такое состо ние начинает последовательно перемещатьс  от одних ключей к другим, в результате чего при поступлении п того входного сигнала на выходе п тиричного устройства по вл етс  сигнал, опрокидывающий двоичную  чейку. После дес того входного сигнала вс  схема занимает первоначальное положение.

При работе на низких частотах (в диапазоне от единиц герц до нескольких мегагерЦ) устойчивость п тиричной схемы достигаетс 

введением между токовыми ключами coTipoтивлений св зи (RCB),. осуществл ющих необходимые дл  четкого переключени  фазовые соотношени  в распростран ющихс  по кольцу перепадах тока и устран ющих вли ние помех при переключении ключей, так как сопротивление св зи совместно с входной емкостью токового ключа образуют интегрирующую цепь с посто нной времени т ROU.CKПри этом п тирична  схема устойчиво работает в щироком диапазоне частот (от единиц герц до сотен мегагерц) в случае выбора величины т, примерно равной времени переключени  токового ключа т Я:; /перекл.

Применение стабилитрона в качестве источника опорного напр жени  позволило отказатьс  от второго источника питани , примен емого в известных схемах, и упростить источник питани , а также повысить стабильность работы схемы, так .как устойчивость делител  на п ть теперь определ етс  нестабильностью одного источника) питани  +Ei;.

По окончании счета при подаче на вход схемы сброса импульса «сброс схема вырабатывает группу из четырех импульсов сброса соответствующей амплитуды, пол рности и длительности, которые поступают на вход п тиричного кольца (точки а и б) с целью повышени  четкости установки в исходное состо ние, на два токовых ключа н тиричной схемы и на базу соответствующего транзистора триггера. В результате декады возвращаютс  в исходное состо ние.

П р е д м е т изо б р с т е и п  

Пересчетна  декада, содержаща  делитель на п ть, кажда   чейка которого включает входной транзистор, база которого св зана

с П1ИНОЙ входных сигналов, а коллектор через диод подключен к базе выходного транзистора , триггер и схему сброса,, отличающа с  тем, что, с целью повыщеии  устойчивости работы на низких частотам, коллектор выходного транзистора предыдущей  чейки делител  св зан через резистор с коллектором входного транзистора последующей  чейки, а база выходного транзистора последней  чейки св зана с входом триггера, выход которого подклЕОчен к щине выходных сигналов.

г}4-н-|