SU379054A1 - КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- - Google Patents
КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^--Info
- Publication number
- SU379054A1 SU379054A1 SU1646947A SU1646947A SU379054A1 SU 379054 A1 SU379054 A1 SU 379054A1 SU 1646947 A SU1646947 A SU 1646947A SU 1646947 A SU1646947 A SU 1646947A SU 379054 A1 SU379054 A1 SU 379054A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- decoder
- bit
- switch
- inputs
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Изобретение относитс к коммутирующим устройствам и может быть использовано в системах обработки и представлени информации, в частности в системах информационного обмена.
Известные коммутирующие устройства имеют п выходов (где т - количество разр дов счетчика) и поочередно подк-лючают каждое из п внешних устройств через определенные , заданные логикой работы схемы, про.межутки времени.
Целью изобретени вл етс повышение надежности работы устройства.
Дл этого в нем каждый нечетный выход дешифратора через соответствующий диод, размыкающий контакт переключател четной группы , подключеи к первой схеме «ИЛИ младшето разр да второго регистра и непосредственно ко второй схеме «ИЛИ последующего разр да . Четные выходы дешифратора через нормально замкнутые контакты переключател нечетной группы подключены ко второй схеме «ИЛИ младшего разр да, а нормально разомкнутые контакты переключател первой контактной групны соединены с соответствующими вторыми схемами «ИЛИ последующих разр дов. Перва и втора схема «ИЛИ каждого разр да подключены соответственно к нулевому и единичному входу триггера потенциального типа своего разр да.
На чертеже приведена схема предлагаемого устройства.
Основной регистр / подключен к дополнительному регистру 2. Оба они содержат триггеры потенциального типа, подключеииые к соответствуюш .им входам дешифратора 3. В каждый разр д регистра включены две схемы «ИЛИ, причем перва схема «ИЛР1 4 подключена к нулевому входу триггера, а втора схема «ИЛИ 5-к его единичному входу. Шина переключающих сигналов 6 св зана с тактовыми входами всех триггеров основного регистра , а шина тактовых сигналов 7-с тактовыми входами всех триггеров регистра 2.
Каждый нечетный выход дешифратора 3 подключен через разделительные диоды Sp 8ч-..8п (где п - количество переключателей) и ключи 10, 12, 14, 16,... п к первой схеме «Р1ЛИ 4, а через другие схемы «ИЛИ 5- ко входам триггеров , переключение которых соответствует переходу счетчика в следуюихее (четное) состо и не.
Каждый четный выход дешифратора 3 подключен через разделительные диоды 8. 8-..-8 п и подвижиые и размыкающие контакты переключателей 9, 11, 13, 15,... (п-1) ко входам второй схемы «ИЛИ 5. Нормально разомкнутые контакты этих переключателей соедннсн14 со следующими по пор дку выходами дешифратора 3. Выход первой схемы «ИЛИ 4 соединен с нулевым входом, а выход второй схем.ы «ИЛИ 5-с единичным входом триггера младшего разр да регистра /.
Поскольку в предлагаемом устройстве непользуютс триггеры на потенциальных элементах , то осуществл етс двухтактна система тактировки: по шине 6 подаютс тактовые сигналы , а по шине 7 сигналы переключени . Получаемый на выходе дешифратора 3 потенциальный сигнал, соответствуюший последовательно нзмен юш;имс состо ни м регистра 2, используетс дл переключени внешних устройств и дл установки регистра 1 в очередное состо ние.
Дл того, чтобы осушествить обход одного из состо ний, переключаетс (отключаетс ) один из переключателей (ключей), индекс которого соответствует обходимому состо нию.
Например, необходимо обойти состо ние «3. Дл этого переключаетс переключатель 11. Потенциальный сигнал, соответствуюш,ий состо нию «2 регистра 2, с 3-го выхода дешифратора 3 через разделительный диод, подвижный и нормально разомкнутый контакт переключател 11 поступает на нулевые входы триггера 1-го и 2-го разр дов н на единичный вход триггера 3-го разр да основного регистра / и тем самым устанавливает на основном регистре / состо ние «4.
Г J г 1
Sn; Tf. -...
Предмет изобретени
Коммутирующее устройство, содержащее дешифратор, входы которого подключены к соответствующим разр дам первого регистра, соединенного со вторым регистром, выполненных на триггерах, две схемы «ИЛИ в каждом разр де, диоды, две группы переключателей, отличающеес тем, что, с целью повышени надежности работы устройства, в нем каждый нечетный выход дешифратора через соответствующий диод, размыкающий контакт переключател четной грунпы, подключен к первой схеме «ИЛИ младшего разр да второго регистра
и непосредственно ко второй схеме «ИЛИ последующего разр да, четные выходы дешифратора через нормально замкнутые контакты переключател нечетной группы подключены ко второй схеме «ИЛИ младшего разр да второго регистра, а нормально разомкнутые контакты переключател первой контактной группы соединены с соответствующими вторыми схемами «ИЛИ последующих разр дов, а перва и втора схемы «ИЛИ каждого разр да
подключены соответственно к нулевому и единичному входам триггера своего разр да.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1646947A SU379054A1 (ru) | 1971-04-12 | 1971-04-12 | КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1646947A SU379054A1 (ru) | 1971-04-12 | 1971-04-12 | КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- |
Publications (1)
Publication Number | Publication Date |
---|---|
SU379054A1 true SU379054A1 (ru) | 1973-04-18 |
Family
ID=20472462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1646947A SU379054A1 (ru) | 1971-04-12 | 1971-04-12 | КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU379054A1 (ru) |
-
1971
- 1971-04-12 SU SU1646947A patent/SU379054A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU379054A1 (ru) | КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- | |
US3033452A (en) | Counter | |
SU375789A1 (ru) | Коммутирующее устройство | |
SU826339A1 (ru) | Устройство дл сортировки чисел | |
SU1273919A1 (ru) | Устройство дл сложени в двоичной и в двоично-дес тичной системе счислени | |
SU1043636A1 (ru) | Устройство дл округлени числа | |
SU1166111A1 (ru) | Устройство дл подключени источников информации с измен емыми приоритетами к магистрали | |
SU443387A1 (ru) | Устройство микропрограммировани вычислительных машин | |
SU1126945A1 (ru) | Устройство дл ввода информации | |
SU1695317A1 (ru) | Резервируема вычислительна система | |
SU1282142A1 (ru) | Многоканальное устройство дл сопр жени | |
SU364965A1 (ru) | ОДНОТАКТНЫЙ СДВИГАТЕЛЬtSvJfcUUfUciltAifl | |
SU1758873A1 (ru) | Двоичный реверсивный счетчик | |
SU432478A1 (ru) | Устройство длявоспроизведения сигналовимпульсных | |
SU1315972A1 (ru) | Устройство дл делени | |
SU731592A1 (ru) | Распределитель импульсов | |
SU801252A1 (ru) | Счетчик | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU653747A2 (ru) | Двоичный счетчик | |
SU471581A1 (ru) | Устройство синхронизации | |
SU1508281A1 (ru) | Запоминающа система дл выборочного замещени чеек блока пам ти | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU1084749A1 (ru) | Устройство дл допускового контрол последовательностей импульсов | |
SU902264A1 (ru) | Реверсивный счетчик | |
SU556494A1 (ru) | Запоминающее устройство |