SU375792A1 - Формальный нейрон - Google Patents
Формальный нейронInfo
- Publication number
- SU375792A1 SU375792A1 SU1685914A SU1685914A SU375792A1 SU 375792 A1 SU375792 A1 SU 375792A1 SU 1685914 A SU1685914 A SU 1685914A SU 1685914 A SU1685914 A SU 1685914A SU 375792 A1 SU375792 A1 SU 375792A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- current
- transistor
- output
- switch
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
1
Изобретение относитс к области радиоэлектроники и может быть использовано в логических устройствах автоматики и вычислительной техники.
Известны устройства дл реализации логической функции эквивалентности и неэквивалентности , содержащие входные переключатели тока, элемент «ИЛИ на переключателе тока и выходной переключатель тока с эмиттер11ЫМИ повторител ми на выходе.
Цель изобретени - повышение надежности н быстродействи устройства.
Цель достигаетс тем, что в устройстве входные переключатели тока сод.ержат многоэмиттерный транзистор, коллектор которого соединен с коллекторами информационных транзисторов переключател тока элемента «ИЛИ и с базой первого транзистора выходного переключател тока, а коллекторы информационных транзисторов входных переключателей тока подключены к коллектору опорного транзистора переключател тока элемента «ИЛИ и к базе второго транзистора выходного переключател тока, причем выходы эмиттерных повторителей через диоды, включенные в пр мом направлении, соединены с базами соответствующих транзисторов выходного переключател тока.
На фиг. 1 изображена предлагаема схема формального нейрона (ФН) на переключател х тока, реализующа логическую функцию эквивалентности ,..., XnVXiX,..., Хп по пр мому выходу и функцию неэквивалентности f(XiyX2V,..., VXn) (XiVX.V,..., V.Y,,) по инверсному выходу.
Как видно из фиг. 1, ФН содержит входные переключатели тока, образованные информационными транзисторами /i, 2,..., In и опорным многоэммитерным транзистором /«-ц, элемент «ИЛИ на переключателе тока, состо щем из информационных транзисторов /„-i-a. /71+3,.... hn+z. Схема содержит также выходной переключатель тока на транзисторах 2 и 3, с коллекторов которых через эмиттерные повторители 4 и 5 снимаютс пр мые и инверсные выходные сигналы (F и Р). Переключатели тока, образованные транзисторами li, h,-.., /n+ь соответствуют положительным входам порогового элемента ФН (фиг. 2), а переключателъ токъ., образованный транзисторами .«-1-2, /п+з,..., /2П+2, соответствует отрицательному входу порогового элемента ФН.
На фиг. 2 показано фупкциональное изображение ФН, реализующего функцию эквивалентности (неэквивалентности). Транзисторы п+2, п+з,..., /2и+,1 на фиг. 1 соответствуют входам элемента «ИЛИ на фиг. 2.
Устройство работает следующим образом. При отсутствии входных сигналов, т. е. при х Х2 ... , транзисторы/ij/2,..., 1,1 заперты , а транзистор In+i открыт по всем эмпттер ным переходам; транзисторы In+z, 1п+з,-.-, 1гп+ заперты, а транзистор 1п+. открыт по всем эмиттерным переходам; транзисторы /п+2, n+z,..., Izn+i заперты, а транзистор /аи+г открыт. Поскольку , (где R, Rz - сопротивлени п резисторов 5 и 7) то токи, протекающие через резисторы 8 w. 9 одинаковы. Так как , то . Следовательно, если з, - сопротивлени резисторов 5 и Я транзистор 2 открыт , а транзистор 3 закрыт. Вследствие этого на пр мом выходе (F) элемента имеем высокий уровень потенциала (логическа «1), а на инверсном выходе (F) имеем низкий уровень потенциала. Если сигналы присутствуют на всех входах схемы, т. е. ,...,An l, то транзисторы Л, 2,..., In открыты, а транзистор /n+i закрыт по всем эмиттерам, транзисторы In+z, -/п+з,.-., /2П+1 открыты, а /2И4-2 закрыт. Снова токи, протекающие через резисторы 8 и 9 равны, и поэтому транзистор 3 закрыт, а 2 открыт, и на пр мом выходе схемы имеем высокий потенциал . Во всех остальных случа х комбинаций входных сигналов транзистор 5 открыт, а 2 закрыт , т. е. на пр мом выходе схемы имеем низкий уровень потенциала (логический 0). Диоды 10 и 11 служат дл предотвращени насыщени (пр мого смещени коллекторного перехода) транзисторов 2 и . В предлагаемой схеме насыщение транзисторов входных переключателей предотвращаетс при помощи диодов 12 и 13, подключенных между коллекторами этих транзисторов и выходами схемы. Рассмотрим пример. Пусть , Хд,Хз,..., Хп 0. Тогда через резистор 8 протекает ток, равный (2п - }) /i(/i-ток, идущий через ре5 10 15 20 25 30 35 40 зистор 6). при больщих п этот ток быть достаточно большим и потенциал в точке б сильно снижаетс . В реззльтате, коллекторные переходы транзисторов /n+i, 1п+2,-.., lzn+ могут оказатьс смещенными в пр мом направлении, что приводит к насыщению этих транзисторов, увеличению времени их выключени , следовательно и снижению быстродействи схемы Б целом. Диоды 2 и 13 позвол ют фиксировать потенциалы на коллекторах входных транзисторов на уровне , - - бд (где f/B-выходной высокий уровень потенциала , Uf - падение напр жени на диоде ), тем самым предотвраща насыщение этих транзисторов. Предмет изобретени Формальный нейрон дл реализации логической функции эквивалентности и неэквивалентности , содержащий входные переключатели тока, элемент «ИЛИ на переключател х тока и выходной нереключатель тока с эмиттерными повторител ми на выходе, отличающийс тем, что, с целью повышени надежности и быстродейст.ви , в нем входные переключатели тока содержат опорный многоэмиттерный транзистор, коллектор которого соединен с коллекторами информационных транзисторов переключател тока элемента «ИЛИ и с базой первого транзистора выходного переключател тока, а коллекторы информационных транзисторов входных переключателей тока подключены к коллектору опорного транзистора переключател тока элемента «ИЛИ и к базе второго транзистора выходного переключател тока, нричем выходы эмиттерных повторителей через диоды, включенные в пр мом направлении, соединены с базами соответствующих транзисторов выходного переключател тока,
в
ю Н4Г
/2
JL.
;/
7J
U
хИп
/г.
Ч-
1
L
// 2
х„
Фиг.
7 / -/ о
{7- |7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1685914A SU375792A1 (ru) | 1971-07-20 | 1971-07-20 | Формальный нейрон |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1685914A SU375792A1 (ru) | 1971-07-20 | 1971-07-20 | Формальный нейрон |
Publications (1)
Publication Number | Publication Date |
---|---|
SU375792A1 true SU375792A1 (ru) | 1973-03-23 |
Family
ID=20484386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1685914A SU375792A1 (ru) | 1971-07-20 | 1971-07-20 | Формальный нейрон |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU375792A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5004932A (en) * | 1988-07-01 | 1991-04-02 | Hitachi, Ltd. | Unit circuit for constructing a neural network and a semiconductor integrated circuit having the same |
-
1971
- 1971-07-20 SU SU1685914A patent/SU375792A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5004932A (en) * | 1988-07-01 | 1991-04-02 | Hitachi, Ltd. | Unit circuit for constructing a neural network and a semiconductor integrated circuit having the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0075915B1 (en) | Logic circuit operable by a single power voltage | |
US2986652A (en) | Electrical signal gating apparatus | |
US3539824A (en) | Current-mode data selector | |
US3247399A (en) | Anti-race flip-flop | |
GB1063003A (en) | Improvements in bistable device | |
US2948820A (en) | Multivibrator circuit | |
US3953746A (en) | Selector latch gate | |
US2877357A (en) | Transistor circuits | |
SU375792A1 (ru) | Формальный нейрон | |
US3302035A (en) | Transmission system | |
US2928011A (en) | Bistable circuits | |
US3946246A (en) | Fully compensated emitter coupled logic gate | |
US3231754A (en) | Trigger circuit with electronic switch means | |
US3254238A (en) | Current steering logic circuits having negative resistance diodes connected in the output biasing networks of the amplifying devices | |
US3510679A (en) | High speed memory and multiple level logic network | |
US3184609A (en) | Transistor gated switching circuit having high input impedance and low attenuation | |
US3156830A (en) | Three-level asynchronous switching circuit | |
US3248529A (en) | Full adder | |
US2914681A (en) | Logical gating network | |
US3588529A (en) | Current mode diode function generator | |
US2955265A (en) | Signal wave-form converter | |
US3155839A (en) | Majority logic circuit using a constant current bias | |
US3103596A (en) | skerritt | |
SU364079A1 (ru) | Универсальный триггер | |
RU2795286C1 (ru) | Логический элемент «исключающее или» |