SU362486A1 - Динамическое логическое устройство - Google Patents

Description

1

Изобретение относитс  к динамическим системам элементов ЦВМ с запомииаюш;и.м конденсатором и может быть использовано в качестве типового логического элемента цифровых вычислительных машин и устройств автоматики .

Известно динамическое логическое устройство , содержащее диод схемы «ИЛИ, диод тактового питани , запоминающий конденсатор, запирающий диод, ограничивающий диод, резистор смещени  и транзистор.

Однако в известном устройстве отсутствует логическа  полнота выполн емых функций (нет операции инверсии), что значительно сокращает область его применени .

С целью расширени  функциональных возможностей предлагаемое устройство содержит выходной транзистор, база которого через диод соединен с щиной тактовых импульсов, а также с эмиттером и комплектором последовательно включенных транзисторов соответственно первого и второго динамических элементов .

На фиг. 1 приведена принципиальна  схема предлагаемого устройства; на фиг. 2 - временна  диаграмма импульсов источников тактового питани .

Предлагаемое устройство содержит транзистор /, схемы динамического элемента (ДЭ-2), транзистор 2 схемы ДЭ-1, выходной транзистор-инвертор 3, базовый резистор 4, диод 5 с.мещени , коллекторные резисторы б и 7, тактовые импульсы ГИ1, которые подаютс  на предыдущую и последующую схемы и тактовые импульсы ГИ2, которые подаютс  на рассматриваемую схему.

Шины тактовых импульсов двух динамических элементов (ДЭ1 и ДЭ2) объединены и подключены к одному источнику тактовых импульсов ГИ2. Коллектор транзистора /

(ДЭ-2) соединен с эмиттером транзистора 2 (ДЭ1) и с базой выходного транзистора 3 резистором 4 и анодом диода 5, катод которого соединен с шиной тактового питани . Коллектор транзистора 2 (ДЭ1) через резистор 6 полключей к посто нному источнику питани . Вывод резистора 4 и эмиттер транзистора 3 соединены с земл ной шиной, а коллектор,  вл  сь выходом дл  логической схемы, через резистор 7 соединен с посто нным источником

напр жени .

Логическа  схема работает в соответствии с таблицей, причем каждый из входов Л и S может  вл тьс  в свое врем  схемой «ИЛИ дл  отрицательиых входных импульсов напр жени .