[go: up one dir, main page]

SU298932A1 - - Google Patents

Info

Publication number
SU298932A1
SU298932A1 SU1254999A SU1254999A SU298932A1 SU 298932 A1 SU298932 A1 SU 298932A1 SU 1254999 A SU1254999 A SU 1254999A SU 1254999 A SU1254999 A SU 1254999A SU 298932 A1 SU298932 A1 SU 298932A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
generator
circuits
amplifying
output
Prior art date
Application number
SU1254999A
Other languages
English (en)
Russian (ru)
Original Assignee
А. А. Соколов, В. Н. Лаут, М. В. икин , В. А. Жуковский
Publication of SU298932A1 publication Critical patent/SU298932A1/ru

Links

SU1254999A SU298932A1 (sv)

Publications (1)

Publication Number Publication Date
SU298932A1 true SU298932A1 (sv)

Family

ID=

Similar Documents

Publication Publication Date Title
CA3035223C (en) Superconducting isochronous receiver system
TWI410791B (zh) 用以傳送及接收複數個資料位元的裝置與方法
JPH07508626A (ja) デマルチプレクサ回路,マルチプレクサ回路,遅延線回路,及びクロック乗算回路
CA2201695A1 (en) Phase detector for high speed clock recovery from random binary signals
EP2122824B1 (en) Mixer with shorting switch
JP3573661B2 (ja) クロック信号制御方法及び回路とこれを用いたデータ伝送装置
US4317053A (en) High speed synchronization circuit
NO953414L (no) Bit-synkroniserer
SU298932A1 (sv)
US3376517A (en) Automatic frequency control using voltage transitions of an input reference signal
US3190958A (en) Frequency-shift-keyed signal generator with phase mismatch prevention means
JP3173408B2 (ja) 信号多重化回路
KR100324983B1 (ko) 소스동기데이타전송회로
US7760000B2 (en) Clock generator
JP2000207051A (ja) Dllクロック発生器
KR100353533B1 (ko) 딜레이 락 루프 회로
US20250038723A1 (en) Non-return to zero (nrz) amplifier system
JP2576657B2 (ja) タイミング信号発生器
KR950010918B1 (ko) 클럭의 위상차 정렬을 위한 비트동기 회로
SU1523030A1 (ru) Устройство тактовой синхронизации приемника сигналов NRZ-L
SU478449A1 (ru) Севмещенна система св зи
SU598259A1 (ru) Устройство преобразовани двоичного сигнала в модулированный псевдо-п теричный сигнал
SU1356240A2 (ru) Устройство дл контрол достоверности передачи информации квазитроичным кодом
JPS6158337A (ja) スペクトラム拡散通信における同期方式及び装置
JP3209240B2 (ja) 連続クロック禁止回路