SU1758872A1 - Делитель частоты следовани импульсов преобразовател напр жение-частота - Google Patents

Abstract

Сущность изобретени : устройство содержит: преобразователь /1/ напр жение- частота, входную шину /2/, RS-триггер /З/, делитель /5/ частоты, элементы И /4.6.7 и 8/, счетчики /9,10/ импульсов, компаратор /11/ кодов, одновибратрр /12/, D-триггер /13/, элемент /14/ задержки, выходные шины /15,16.17/, 2-1-4-6-9-11-8-14-15, 2-1-3-7- 10-11-8-13-16, 2-1-4-5-12-8-6. 1 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано в автоматике и измерительной технике.

Цель изобретени  - повышение информационной точности за счет контрол  преобладающей пол рности сходного аналогового сигнала.

Структурна  электрическа  схема устройства показана на чертеже.

Устройство содержит преобразователь 1 напр жение-частота (ПНЧ), входную шину 2, RS-триггер З, первый элемент И 4, делитель 5 частоты, второй, третий и четвертый элементы И 6, 7, и 8, первый и второй счетчики 9 и 10 импульсов, компаратор 11 кодов, одновибрзтор 12, D-триггер 13, элемент 14 задержки, первую, вторую и третью выходные шины 15, 16 и 17.

Устройство работает следующим образом .

Аналоговый сигнал поступает на входную шину 2. При положительной пол рности этого сигнала на первом выходе ПНЧ 1 формируетс  импульсна  последовательность с частотой следовани , пропорциональной величине входного напр жени . На втором выходе в этом случае действует неизменный уровень. При отрицательной пол рности входного сигнала импульсна  последовательность будет наблюдатьс  на втором выходе ПНЧ 1, а на его первом выходе - неизменный уровень. Переброс импульсов с одного выхода ПНЧ 1 на его другой выход регистрируетс  RS-триггером 3; в первом случае на его пр мом выходе будет, например, единичный логический уровень; а втором - нулевой. Суммарна  последовательность импульсов ПНЧ 1 поступает через элемент И 4 на делитель 5 частоты, делитс  с его помощью в заданное число раз. Задним фронтом импульсы делисл

с

XI сл

00 00 VI

ю

тел  5 частоты запускают одновибратор 12, который коротким сформированным им импульсом устанавливает в исходное состо ние делитель 5 частоты, а также первый и второй счетчики 9 и 10.

В период времени между импульсами на выходе делител  5 частоты в зависимости от пол рности исходного аналогового сигнала и, следовательно, от логических уровней на выходах RS-триггера З суммарна  импульсна  последовательность будет поступать через элемент И 6 на вход первого счетчика 9 или через элемент И 7 на вход второго счетчика 10. В итоге в счетчике 9 накопитс  число, пропорциональное площади входного сигнала положительной пол рности , а в счетчике 10 - площади сигнал отрицательной пол рности, Коды чисел счетчиков 9 и 10 поступают на входы компаратора 11, первый и второй, несущие информацию о неравенстве чисел, например информацию Больше. Сигнал с первого выхода компаратора 11, несущий информацию о равенстве чисел, подают на первичный вход четвертого элемента И 8, а на второй вход указанного элемента подают импульс поделенной частоты, снимаемой с выхода делител  5 частоты.

В случае неравенства площадей разных пол рностей исходного аналогового сигнала в промежутке времени между импульсами поделенной частоты эти импульсы будут проходить через четвертый элемент И 8 на С-вход триггера 13. При этом на его Q-выхо- де сформируетс  сигнал с логическим уровнем , соответствующим логическому уровню на втором выходе компаратора, соединенном с D-входом триггера 13. Другими словами , логической единице на Q-выходе D-триггера 13 будет соответствовать такой вид исходного аналоювого сигнала, когда в интервале между поделенными импульсами площадь положительной пол рности указанного сигнала, например, больше площади его отрицательной пол рности. Логическому нулю на том же выходе D-триггера 13 в этих услови х будет соответствовать обратное отношение отмеченных площадей. Сам импульс поделенной частоты , пройд  через элемент задержки 14, поступит на выход устройства, Элемент задержки 14 компенсирует врем  срабатывани  триггера 13 и необходим дл  того, чтобы выходу импульса поделенной частоты предшествовал сигнал знака результирующей

пол рности исходного аналогового сигнала.

При раценстве площадей разнопол рных входных сигналов преобразовател  1

элемент И 8 по команде компаратора 11

закрываетс , Импульсы поделенной частоты на выход устройства при этом не поступают .

Claims (1)

1. Формула изобретени 

   Делитель частоты следование импуль- COD преобразовател  напр жение-частота, содержащий преобразователь напр жение- частота, вход которого соединен с входной шиной, а первый и второй выходы соединены соответственно с входами установки 0 и 1 RS-триггера и первым и вторым входами первого элемента И, делитель частоты, отличающийс  тем, что, с целью повышени  информационной точности, в него впедены второй, третий, четвертый элементы И, первый и второй счетчики импульсов, компаратор кодов, одновибратор, П-триггер и элемент задержки, выход которого соединен с первой выходной шиной, а вход - с

   выходом четвертого элемента И и входом синхронизации D-триггера, пр мой и инверсный выходы которого соединены соответственно со оторой и третьей выходными шинами, а информационный вход - с выходом А В компаратора кодов, выход А В которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом делител  частоты и входом однопибрзтора, выход которого соединен

   со входами установки 0 делител  частоты и первого и второго счетчиков импульсов, информационные выходы которых соединены соответственно с первой и второй группами входов компаратора кодов, а входы синхронизации - соответственно с выходами второго и третьего элементов И, первые входы которых соединены со входом делител  частоты и выходом первого элемента И, а вторые входы соединены соответственно, с

   0 пр мым и инверсным выходами триггера.