SU1730615A1 - Устройство дл идентификации паролей пользователей - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, в частности к системам защиты ресурсов вычислительных комплексов от несанкционированного доступа , и может быть использовано дл  защи- ты системы ввода паролей. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит блоки 1-4 пам ти, группу цифровых компараторов 5, 6, группу регистров 7, 8, счетчики 9-16, регистр 17, триггеры 18, 19, Дешифратор 20,

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности, к системам защиты ресурсов вычислительного комплекса (ВК) от несанкционированного доступа (НСД), и может быть использовано дл  защиты системы ввода паролей в системах коллективного пользовани .

Особенность решаемой задачи состоит в том, что пользовател м автоматизированной системы управлени  представл ютс  полномочи  в соответствии с их парол ми. При использовании стандартных технических средств возможно хищение паролей посредством наблюдени  за их вводом на клавиатуре рабочих мест (РМ). В св зи с этим возникает задача создани  таких средств, которые бы значительно затрудн ли возможность хищени  кодов паролей, выбираемых на клавиатуре своих РМ.

Известное устройство реализует алго- ритм приема цветового парол , заключающийс  в воспроизведении на экране диспле  РМ серии цветовых гамм, причем после окончани  генерации каждой гаммы пользователь должен нажать одну из разно- цветных клавиш, вынесенных на дополнительный пульт и соответствующих кодам символов обычного парол .

Недостатки данного технического решени  заключаютс  в необходимости ис- пользовани  дополнительной клавиатуры, число клавиш которой растет вместе с увеличением числа цветов, примен емых дл  генерации цветовых гамм. Это обсто тельство приводит к увеличению времени набо- ра парол  из-за поиска соответствующих клавиш.

Наиболее близким к изобретению  вл етс  устройство, содержащее первый элемент И, первый вход которого  вл етс  первым синхронизирующим входом устройства , первый триггер, единичные вход которого  вл етс  вторым синхронизирующим входом устройства, а выход соединен с вторым синхронизирующим входом первого элемента И, первый элемент задержки, вход которого подключен к выходу первого элемента И, второй элемент задержки, вход которого соединен с вторым синхронизирующим входом устройства , первый счетчик, счетный вход которого подключен к выходу первого элемента задержки , третий элемент задержки, вход которого соединен с выходом первого элемента задержки , второй элемент И, один вход которого подключен к выходу переноса первого счетчика, а другой вход соединен с выходом третьего элемента задержки, первый элемент ИЛИ, один вход которого подключен к выходу второго элемента задержки, другой вход соединен с выходом второго элемента И, а выход первого элемента ИЛИ подключен к обнул ющему входу первого триггера, дешифратор, вход которого соединен с информационным выходом первого счетчика, группу элементов И, одни входы которых подключены к соответствующим выходам дешифратора, а другие входы соединены с выходом первого элемента И, группу регистров , информационные входы которых подключены к первому информационному входу устройства, а синхронизирующие входы соединены с выходами соответствующих элементов И группы, группу цифровых компараторов , одни информационные входы которых подключены к выходам соответствующих регистров группы, второй счетчик, обнул ющий вход которого соединен с выходом второго элемента И, второй элемент ИЛИ, один вход которого подключен к выходу второго элемента И, четвертый элемент задержки, вход которого соединен с выходом второго элемента ИЛИ, третий элемент И, пр мой вход которого подключен к выходу переноса второго счетчика, а инверсный вход соединен с выходом четвертого элемента задержки, четвертый элемент И, один вход которого подключен к выходу переноса второго счетчика, а другой вход соединен с выходом элемента задержки, первый блок пам ти, адресный вход которого подключен к информационному выходу второго счетчика , синхронизирующий вход соединен с выходом третьего элемента И, одни выходы первого блока пам ти подключены к вторым информационным входам соответствующих цифровых компараторов, а другие выходы первого блока пам ти  вл ютс  первым информационным выходом устройства, п тый элемент задержки, вход которого соединен с выходом третьего элемента И, а выход подключен к синхронизирующим входам цифровых компараторов группы, шестой элемент задержки, вход которого соединен с выходом п того элемента задержки, п тый элемент И, первые входы которого подключены к пр мым выходам соответствующих

цифровых компараторов группы, последний вход соединен с выходом шестого элемента задержки, а выход п того элемента И  вл етс  первым синхронизирующим выходом устройства, третий элемент ИЛИ, входы ко- торого подключены к инверсным выходам соответствующих цифровых компараторов группы, шестой элемент И, один вход которого соединен с выходом третьего элемента ИЛИ, другой вход подключен к выходу шее- того элемента задержки, а выход шестого элемента И соединен со счетным входом второго счетчика и с другим входом второго элемента ИЛИ, третий счетчик, счетный вход которого подключен к выходу второго элемента задержки, седьмой элемент задержки , вход которого соединен с выходом второго элемента задержки, седьмой элемент И, один вход которого подключен к выходу третьего счетчика, а другой вход со- единен с выходом седьмого элемента задержки , вход которого  вл етс  третьим синхронизирующим входом устройства , четвертый элемент ИЛИ, первый вход которого подключен к выходу четвертого элемента И, второй вход соединен с выходом седьмого элемента И, третий вход четвертого элемента ИЛИ подключен к выходу восьмого элемента задержки, а выход четвертого элемента ИЛИ соединен с обнул ю- щими входами первого и третьего счетчиков, дев тый элемент задержки, вход которого подключен к выходу четвертого элемента ИЛИ, четвертый счетчик, обнул ющий вход которого соединен с третьим синхронизирующим входом устройства, а счетный вход подключен к выходу четвертого элемента ИЛИ, восьмой элемент И, один вход которого соединен с выходом переноса четвертого счетчика, другой вход подклю- чен к выходу дев того элемента задержки, а выход восьмого элемента И  вл етс  вторым синхронизирующим выходом устройства , п тый элемент ИЛИ, первый вход которого соединен с третьим синхронизиру- ющим входом устройства, второй вход подключен к выходу первого элемента И, а третий вход п того элемента ИЛИ соединен с выходом второго элемента задержки.

Недостаток этого устройства заключаетс  в невысоком быстродействии, обусловленном затратами времени на считывание кодов кадров, содержащих стохастическую информацию, с внешних запоминающих ус- тройств (ВЗУ).

Цель изобретени  заключаетс  в повышении быстродействи , что возможно за счет генерации кодов случайных кадров с помощью узлов и элементов устройства.

Поставленна  цель достигаетс  тем, что в известное устройство, содержащее первый элемент И, первый вход которого  вл етс  первым синхронизирующим входом устройства, первый триггер, единичный вход которого  вл етс  вторым синхронизирующим входом устройства, а выход соединен со вторым входом первого элемента И, первый элемент задержки, вход которого подключен к выходу первого элемента И, второй элемент задержки, вход которого соединен с вторым синхронизирующим входом устройства, первый счетчик, счетный вход которого подключен к выходу первого элемента задержки, третий элемент задержки , вход которого соединен с выходом первого элемента задержки, второй элемент И, один вход которого подключен к выходу переноса первого счетчика, а другой вход сое- динен с выходом третьего элемента задержки, первый элемент ИЛИ, один вход которого подключен к выходу второго элемента задержки, другой вход соединен с выходом второго элемента И, а выход первого элемента ИЛИ подключен к обнул ющему входу первого триггера, дешифратор, вход которого соединен с информационным выходом первого счетчика, группу элементов И, одни входы которых подключены к соответствующим выходам дешифратора, а другие входы соединены с выходом первого элемента И, группу регистров, информационные входы которых подключены к первому информационному входу устройства, а синхронизирующие входы соединены с выходами соответствующих элементов И группы , группу цифровых компараторов, одни информационные входы которых подключены к выходам соответствующих регистров группы, второй счетчик, обнул ющий вход которого соединен с выходом второго элемента И, второй элемент ИЛИ, один вход которого подключен к выходу второго элемента И, четвертый элемент задержки, вход которого соединен с выходом второго элемента ИЛИ, третий элемент И, пр мой вход которого подключен к выходу переноса второго счетчика, а инверсный вход соединен с выходом четвертого элемента задержки, четвертый элемент И, один вход которого подключен к выходу переноса второго счетчика , а другой вход соединен с выходом четвертого элемента задержки, первый блок пам ти, адресный вход которого подключен к информационному выходу второго счетчика , синхронизирующий вход соединен с выходом третьего элемента И, одни выходь первого блока пам ти подключены к вторые информационным входам соответствующи цифровых компараторов, а другие выходь

первого блока пам ти  вл ютс  первым информационным выходом устройства, п тый элемент задержки, вход которого соединен с выходом третьего элемента И, а выход подключен к синхронизирующим входам цифровых компараторов группы, шестой элемент задержки, вход которого соединен с выходом п того элемента задержки, п тый элемент И, первые входы которого подключены к пр мым выходам соответствующих цифровых компараторов группы, последний вход соединен с выходом шестого элемента задержки, а выход п того элемента И  вл етс  первым синхронизирующим выходом устройства, третий элемент ИЛИ, входы ко- торого подключены к инверсным выходам соответствующих цифровых компараторов группы, шестой элемент И, один вход которого соединен с выходом третьего элемента ИЛИ, другой вход подключен к выходу шее- того элемента задержки, а выход шестого элемента И соединен со счетным входом второго элемента ИЛИ, третий счетчик, счетный вход которого подключен к выходу второго элемента задержки, седьмой эле- мент задержки, вход которого соединен с выходом второго элемента задержки, седьмой элемент И, один вход которого подключен к выходу третьего счетчика, а другой вход соединен с выходом седьмого элемен- та задержки, вход которого  вл етс  третьим синхронизирующим входом устройства, четвертый элемент ИЛИ, первый вход которого подключен к выходу четвертого элемента И, второй вход соединен с выходом седьмого элемента И, третий вход четвертого элемента ИЛИ подключен к выходу восьмого элемента задержки, а выход четвертого элемента ИЛИ соединен с обнул ющими входами первого и третьего счет- чиков, дев тый элемент задержки, вход которого подключен к выходу четвертого элемента ИЛИ, четвертый счетчик, обнул ющий вход которого соединен с третьим синхронизирующим входом устройства, а счетный вход подключен к выходу четвертого элемента ИЛИ, восьмой элемент И, один вход которого соединен с выходом переноса четвертого счетчика, другой вход подключен к выходу дев того элемента задержки, а выход восьмого элемента И  вл етс  вторым синхронизирующим выходом устройства , п тый элемент ИЛИ, первый вход которого соединен с третьим синхронизирующим входом устройства, второй вход под- ключей к выходу первого элемента И, а третий вход п того элемента ИЛИ соединен с выходом второго элемента задержки введены шестой элемент ИЛИ, один вход которого соединен с выходом п того элемента

ИЛИ, седьмой элемент ИЛИ, вход которого подключен к выходу п того элемента ИЛИ, п тый счетчик, обнул ющий вход которого соединен с выходом шестого элемента ИЛИ, шестой счетчик, обнул ющий вход которого подключен к выходу седьмого элемента ИЛИ, дес тый элемент задержки, вход которого соединен с выходом п того элемента ИЛИ, восьмой элемент ИЛИ, первый вход которого подключен к выходу дес того элемента задержки, второй блок пам ти, адресный вход которого  вл етс  вторым информационным входом устройства , а синхронизирующий вход соединен с выходом восьмого элемента ИЛИ, одиннадцатый элемент задержки, вход которого подключен к выходу восьмого элемента ИЛИ, регистр, информационный вход которого соединен с выходом второго блока пам ти , а синхронизирующий вход подключен к выходу одиннадцатого элемента задержки , двенадцатый элемент задержки, вход которого соединен с выходом одиннадцатого элемента задержки, дев тый элемент ИЛИ, один вход которого подключен к выходу двенадцатого элемента задержки, третий блок пам ти, информационный вход которого соединен с первыми входами регистра, адресный вход подключен к выходу п того счетчика, а синхронизирующий вход третьего блока пам ти соединен с выходом дев того элемента ИЛИ, тринадцатый элемент задержки, вход которого подключен к выходу дев того элемента ИЛИ, а выход соединен со счетным входом п того и шестого счетчиков, четырнадцатый элемент задержки , вход которого подключен к выходу тринадцатого элемента задержки, дев тый элемент И, один вход которого соединен с выходом переноса шестого счетчика, другой вход подключен к выходу четырнадцатого элемента задержки, а выход дев того элемента И соединен с другим входом седьмого элемента ИЛИ, дес тый элемент И, пр мой вход которого подключен к выходу четырнадцатого элемента задержки, инверсный вход соединен с выходом переноса шестого счетчика, а выход дес того элемента И подключен к другому входу дев того элемента ИЛИ, одиннадцатый элемент И, один вход которого соединен с выходом переноса п того счетчика, а другой вход подключен к выходу дев того элемента И, двенадцатый элемент И, пр мой вход которого соединен с выходом дев того элемента И, инверсный вход подключен к выходу переноса п того счетчика, а выход двенадцатого элемента И соединен со вторым входом восьмого элемента ИЛИ, тринадцатый элемент И, один вход которого подключен к последнему выходу регистра, а другой вход соединен с выходом дев того элемента ИЛИ, второй триггер, обнул ющий вход которого подключен к выходу п того элемента ИЛИ, единичный вход соединен с выходом тринадцатого элемента И, а выход второго триггера подключен к третьему входу первого элемента И, седьмой счетчик, обнул ющий вход которого соединен с выходом одиннадцатого элемента И, восьмой счетчик, обнул ющий вход которого подключен к выходу п того элемента ИЛИ, п тнадцатый элемент задержки, вход которого соединен с выходом одиннадцатого элемента И, дес тый элемент ИЛИ, один вход которого подключен к выходу п тнадцатого элемента задержки, шестнадцатый элемент задержки , вход которого соединен с выходом дес того элемента ИЛИ, а выход подключен к счетным входам седьмого и восьмого счетчиков , семнадцатый элемент задержки, вход которого соединен с выходом шестнадцатого элемента задержки, четырнадцатый элемент И, пр мой вход которого подключен к выходу семнадцатого элемента задержки , инверсный вход соединен с выходом переноса седьмого счетчика, а выход четырнадцатого элемента И подключен к другому входу дес того элемента ИЛИ, п тнадцатый элемент И, один вход которого соединен с выходом семнадцатого элемента задержки, а другой вход подключен к выходу переноса седьмого счетчика, шестнадцатый элемент И, один вход которого соединен с выходом п тнадцатого элемента И, другой вход подключен к выходу переноса восьмого счетчика , а выход шестнадцатого элемента И  вл етс  третьим синхронизирующим выходом устройства, семнадцатый элемент И, пр мой вход которого соединен с выходом п тнадцатого элемента И, инверсный вход подключен к выходу переноса восьмого счетчика, а выход семнадцатого элемента И соединен с третьим входом восьмого элемента ИЛИ, и с другим входом шестого элемента ИЛИ, четвертый блок пам ти, первый адресный вход которого подключен к выходу восьмого счетчика, второй адресный вход  вл етс  третьим информационным входом устройства, информационные входы блока пам ти соединены с соответствующими информационными выходами третьего блока пам ти, синхронизирующий вход четвертого блока пам ти подключен к выходу дес того элемента ИЛИ, а информационный выход четвертого блока пам ти  вл етс  вторым информационным выходом устройства .

В основу построени  устройства положены следующие соображени .

Как и в случае прототипа, пользователю предъ вл етс  на экране диспле  РМ сери  кадров, содержащих стохастическую информацию , причем каждый из кадров может

содержать или не содержать отметку, т.е. определенную информацию, заранее сообщенную пользователю. Если кадр отмечен, то пользователь вводит очередной символ своего парол . В противном случае нажимаетс  произвольна  клавиша, код которой игнорируетс  устройством. Таким образом накапливаютс  символы вводимого парол . С точки зрени  наблюдател , не знающего отметки, при различных попытках ввода парол  один и тот же пользователь вводит различные последовательности символов, поскольку символы парол  перемежаютс  случайными символами, число которых зависит от типа и последовательности воспроизводимых кадров.

После окончани  приема парол  W происходит его сравнение с кодами паролей зарегистрированных пользователей. Если код W совпал с одним из кодов зарегистрированных паролей Pi, то пользователю предоставл ютс  полномочи  дл  работы в системе в соответствии с кодом П| строки матрицы полномочий, в противном случае попытка ввода парол  считаетс  израсходованной . Если пользователь совершил несколько неудачных попыток ввода парол , то формируетс  сигнал о попытке НСД.

Рассмотрим более подробно алгоритм

генерации одного из случайных кадров, воспроизводимых на экране диспле  РМ пользовател  с помощью адаптера, поддерживающего графический режим в 256 цветов. Такой адаптер поддерживает отображение графического буфера, состо щего из Вмакс строк, Смаке столбцов, причем каждый из пикселов (наименьших графических элементов) задаетс  восьмиразр дным кодом (байтом).

Формируемые кадры разбивают экран на одинаковые пр моугольные области, кажда  из которых  вл етс  пересечением Гмакс строк и макс столбцов и закрашена однородным цветом, код которого равен F.

Цвета, число которых может достигать 256, пр моугольников выбираютс  случайно. Некоторые из цветов символизируют отметку всего кадра, т.е. кадр считаетс  отмеченным , если некоторый из его пр моугольников закрашен цветом, вход щим в заранее составленный набор отметок.

Перед началом формировани  кадра обнул ют номер R текущей строки кадра.

Перед началом формировани  текущей строки А кадра К обнул етс  номер С теку11173061512

щего пиксела строки. В строке А будет ровно71 и третий 72 синхронизирующие входы,

СмаксЛмакс равноокрашенных отрезков, со-первый 73 и второй 74 информационные выответствующих числу пр моугольников в од-ходы, первый 75, второй 76 и третий 77 синной горизонтальной полоске.хронизирующие выходы устройства.

Перед началом формировани  текущего 5БП 3 (фиг. 2) содержит группу 78, 79 ре- отрезка стоки А определ ют некоторое слу-гистров, дешифратор 80, группу 81, 82 эле- чайное числоЈ. С помощью кода Ј выбираютментов И, ЭЗ 83. Также на фиг. 2 показаны код цвета текущего отрезка F F( Ј) и кодадресный вход 84, информационный вход 85, отметки отрезка в в ( Ј ).синхронизирующий вход 86 и информационДалее записывают F в элементы пам ти, 10ные выходы 87, 88 третьего БП. соответствующие пикселам текущего отрез-БП 4 (фиг. 3) содержит матрицу 89-92

ка, т.е. пикселам текущей строки с номерамирегистров, матрицу 93-96 элементов И, перС , С+1C+JM3KC-1. После этого С увеличи-вый 97 и второй 98 дешифраторы, группу 99,

ваетс  на ширину пр моугольника }макс , и в100 элементов И, группу 101 элементов ИЛИ

случае, когда строка А еще не сформирова- 15и ЭЗ 102. Также на фиг. 3 показаны первый

на, закрашиваетс  случайным цветом новый103 и второй 104 адресные входы, информаотрезок строки А,ционные входы 105, 106, синхронизируюЕсли строка А сформирована, то она за-щий вход 107 и информационный выход 108

писываетс  в элементы пам ти, соответству-четвертого блока пам ти.

ющие строкам кадра К с номерами R, R+1 20 Разр дность элементов, вход щих в огR+rMaKc-1 . После этого R увеличиваетс  нараничительную часть устройства, описана в

высоту пр моугольника Гмакс, и в случае, ког-известном устройстве. Разр дность оставда кадр К еще не сформирован, порождаетс шихс  элементов выбираетс  следующим

нова  полоска случайно окрашенных пр мо-образом, угольников. 25 Разр дность счетчика 13 равна

Готовый кадр считаетс  отмеченным, ее-(Iog2 Смаке + 1), счетчика 14 - (loga +

ли в него входит хот  бы один пр моуголь-+ 1), счетчика 15 - (loga Гмакс + 1), счетчика

ник, отметка в которого не нулева , и не16 - (loga Рмакс + 1). Входна  шина БП 2

отмеченным в противном случае.восьмиразр дна, выходна  дев тиразр дНа фиг. 1 представлена структурна  схе- 30на, регистр 17 дев тиразр дный, первые

ма устройства; на фиг, 2 - схема примеравосемь разр дов содержимого этого регистконструктивного исполнени  блока пам ти;ра попадают на адресный вход БП 3, а дев на фиг. 3 - схема примера конструктивноготый разр д - на вход элемента 35 И. Смаке

исполнени  блока пам ти.восьмиразр дных шин ПБ 3 св заны с таким

Устройство (фиг, 1) содержит первый 1, 35же числом информационных входов БП 4. второй 2, третий 3 и четвертый 4 блоки пам -БП 3 предназначаетс  дл  последовати (БП), группу 5, 6 цифровых компараторовтельной записи байтов в Смаке регистров 78,

(ЦК), группу, 8 регистров, первый 9, второй79. Матрицы БП 4 содержат RMaKc строк и

10, третий 11, четвертый 12, п тый 13, шее-Смаке столбцов. БП 4 предназначен дл  потой 14, седьмой 15 и восьмой 16 суммирую- 40следовательной записи строк, состо щих из

щие счетчики, регистр 17, первый 18 иСмаке байт, в строки матрицы регистров 89второй 19 триггеры, дешифратор 20, группу92 и дл  чтени  содержимого одного из этих

21, 22 элементов И, первый 23, второй 24,регистров.

третий 25, четвертый 26, п тый 27, шестойБП 1 выполнен в виде ППЗУ и содержит

28, седьмой 29, восьмой 30, дев тый 31, де- 45слова вида с тый 32, одиннадцатый 33, двенадцатый 34,

тринадцатый 35, четырнадцатый 36, п тнад-CiC2 ... CiBj ...BM,

цатый 37, шестнадцатый 38 и семнадцатый

39 элементы И, первый 40, второй 41, третийгде Q - байт парол  зарегистрированного

42, четвертый 43, п тый 44, шестой 45, седь- 50пользовател ;

мой 46, восьмой 47. дев тый 48 и дес тый 49Bj - байт строки матрицы полномочий;

элементы ИЛИ, первый 50, второй 51, третий - длина парол ;

52, четвертый 53, п тый 54, шестой 55, седь-м - длина строки матрицы полномочий.

мой 56, восьмой 57, дев тый 58, дес тый 59,БП 2 выполнен в виде ППЗУ и содержит

одиннадцатый 60, двенадцатый 61, тринад- 55коды вида цатый 62, четырнадцатый 63, п тнадцатый 64, шестнадцатый 65 и семнадцатый 66 эле-FiF2...Fs в,

менты задержки (ЭЗ). Кроме того, на фиг, 1где FiF2...Fs - код,  вл ющийс  преобразопоказаны первый 67, второй 68 и третий 69ванием входного дл  БП2 байта и соответстинформационные входы, первый 70, второйвующий коду окраски области экрана;

13173061514

в - признак отмеченности кода цветаУстройство работает следующим обраFiF2 ...Fs. Об занности смены информации в зом.

БП 1 и БП 2 и оповещени  пользователей обПосле приема устройством импульса

изменени х лежит на администраторе сие- ипуск, поступившего на синхронизирующий темы.5 вход 72, этот импульс обнул ет содержимое

Все узлы и элементы устройства выпол- всех триггеров и счетчиков. Также импульс нены на стандартных потенциально-импуль- Опуск, задержива сь на ЭЗ 57 на врем  об- сных элементах.нулени , проходит через элемент ИЛИ 43 на

Информационный вход 69 устройства счетный вход счетчика 12, устанавлива  тем должен быть посто нно соединен во врем  ТО самым его содержимое равным единице, работы устройства с датчиком псевдослу-Далее в известном устройстве осущестчайных чисел системы или его программным вл етс  формирование случайного адреса имитатором.кадра и выдача сигнала прерывани  (СПР)

ВК, после приема которого ВК организует

БП 3 работает следующим образом. 15 считывание этого кадра, его отображение на При по влении импульса Uc на синхро- экране и посылку импульса готовности UK на низирующем входе 86 (фиг. 2) и формирова- синхронизирующий вход 71 устройства. Од- нии байта I на информационном входе 85 и повременно известное устройство опре- адресного слова А на адресном входе 84 дел ет признак В отмеченности кадра, дешифратор 80 возбуждает высокое значе- 20 заключающийс  в наличии или отсутствии ние потенциала на своем выходе, соответст- высокого значени  потенциала на третьем вующем коду А. Тем самым импульс Uc, входе элемента И 23.

задержанный на ЭЗ 83 на врем  дешифра-Импульс UK, попада  на единичный вход

ции проходит через соответствующий эле- триггера 18, подает высокий потенциал на мент И группы 81, 82 на вход св занного с 25 второй вход элемента И 23. Если кадр был ним регистра группы 78, 79. В результате отмечен, то элемент И 23 открываетс  дл  байт-информации I запишетс  в регистр, со- прохождени  через него импульсов. В про- ответствующий коду адреса А. На информа- тивном случае прием устройством им- ционных выходах БП 3 присутствует код пульсов с синхронизирующего входа 70 накопленной к насто щему времени части 30 блокируетс  и нажатие пользователем про- строки, хран щийс  в регистрах 78, 79.извольных клавиш игнорируетс .

БП 4 работает следующим образом.В случае воспроизведени  отмеченного

При по влении импульса Uc на синхро- кадра после формировани  кода Wm нажа- низирующем входе 107 (фиг. 3) и формиро- той клавиши, т.е. очередного байта парол , вании кода строки S на информационных 35 и прихода на синхронизирующий вход 70 входах 105, 106 и адресного слова AI на импульса Uc готовности этого байта импульс адресном входе 103 дешифратор 97 возбуж- Uc проходит через тот из элементов И груп- дает высокое значение потенциала на своем пы 21, 22, на входе которого присутствует выходе, соответствующем коду AL Тем са- высокое значение потенциала, переданное мым импульс ис, задержанный на ЭЗ 102 на 40 с одного из выходов дешифратора 20, соот- врем  дешифрации, проходит через соот- ветствующего содержимому m счетчика 9, ветствующий элемент И группы 99, 100 на обнуленного перед началом ввода парол , входы св занных с ним регистров матрицы Т.е. код Wm, сформированный на информа- 89-92. В результате код S строки запишетс  ционном входе 67 устройства, записываетс  в строку матрицы 89-92 регистров, соответ- 45 в очередной свободный регистр группы 7, 8, ствующую коду AL Если на адресном входе после чего содержимое m счетчика 9 увели- 104 сформулировано адресное слово Аа, то чиваетс  на единицу вследствие попадани  дешифратор 98 возбуждает высокое значе- на счетный вход этого счетчика импульса Uc, ние потенциала на своем выходе, соответ- задержанного на ЭЗ 50 на врем  записи ствующем А2. Вследствие этого на 50 информации в регистр. Таким образом про- информационном выходе 108 через соответ- исходит последовательное накопление бай- ствующие элементы И матрицы 93,94,95. 96 тов кода парол  W в группе 7, 8 регистров, и группу 101 элементов ИЛИ проходит содержимое регистра, определ емое числомЕсли в регистры 7,8 были записаны все А2. Изменением адреса Аа осуществл етс  55 I символов парол , то на выходе переноса последовательное чтение пикселов кадра, счетчика 9 образуетс  высокое значение хран щегос  в БП 4. Отметим, что после потенциала, разрешающее прохождение че- завершени  работы устройства БП 4 может рез элемент И 24 импульса Uc, задержанно- использоватьс  в качестве дополнительной го на ЭЗ 52 на врем  модификации пам ти РМ. содержимого счетчика 9, и формирование на

выходе элемента И 24 импульса Up счетчикаКаждый кадр удерживаетс  на экране

приема парол .диспле  РМ в течение определенного времеИмпульс Up, прошедший через элементни, определ емого задержкой на ЭЗ 51 ИЛИ 40 на обнул ющий вход триггера 18,импульса UK, вызывающего процессы восп- перебрасывает его нулевое состо ние, что5 роизведени  нового кадра и увеличени  со- запрещает прием новых импульсов Uc. Да-держимого счетчика 11, равного числу лее импульс Uc организует циклическоекадров, воспроизведенных во врем  одной сравнение прин того кода парол  W с кода-попытки ввода парол . Если счетчик 11 пере- ми PI паролей, хран щихс  в БП 1. Указате-полн етс , то модифицируетс  число попы- лем на очередной пароль служит10 ток ввода парол .

содержимое i счетчика 10, обнуленное им-В случае, когда предельное число 0по- пульсом Up. Затем импульс Up, прошедшийпыток ввода парол  не исчерпано, процесс через элемент ИЛИ 41 и задержанный на ЭЗввода парол  повтор етс . 53 на врем  обнулени  счетчика 10, прохо-Таким образом, работа устройства за- дит через элемент И 25, поскольку i не до-15 вершаетс  либо предоставлением пользо- стигло предельного значени  макс, образу вателю необходимых полномочий, либо на его выходе первый импульс Ui. Этот им-фиксацией попытки НСД. пульс, попада  на синхронизирующий входПроцесс формировани  кадра, получен- БП 1, обеспечивает считывание из него коданого закраской в случайные цвета пр мо- очередного провер емого парол  PI. байты20 угольников, порожденных разбиением Pi сравниваютс  с байтами W в группе ЦК 5,экрана равномерной сеткой, реализуетс  6 с помощью импульса Ui, задержанного наследующим образом. Процесс формирова- ЭЗ 54 на врем  срабатывани  БП 1. Импульсни  кадра инициируетс  импульсом ,  в- с выхода ЭЗ 54, будучи задержанным на ЭЗл ющимс  результатом прохождени  через 55 на врем  сравнени , попадает на входы25 элемент ИЛ И 44 одного из импульсов UnycK, элементов И 27 и 28 и проходит через эле-UK, Uc.

мент И 27 (в случае совпадени  PI и W), либоИмпульс обнул ет содержимое С

через элемент И 28 в противном случае. Ее-счетчика 13, проход  через элемент ИЛИ 45,

ли коды PI и W совпали, тона синхронизиру-содержимое j счетчика 14 - проход  через

ющем выходе 75 устройства образуетс 30 элемент ИЛИ 46, содержимое R счетчика 16

импульс, используемый в качестве СПР ВК,и содержимое в триггера 19 - попада  на

после приема которого ВК представл етсоответствующие входы. Задержива сь на

пользователю полномочи  дл  работы в со-ЭЗ 59 на врем  срабатывани  перечисленответствии с кодом П|, сформированном наных элементов, импульс попадает на сининформационном выходе 73 устройства. Ее-35 хронизирующий вход БП 2, проход  через

ли же коды PI и W различаютс , то импульсэлемент ИЛИ 47. Поскольку на адресном

с выхода элемента И 28 организует увеличе-входе БП 2 присутствует код псевдослучайние на единицу содержимого i счетчика 10,ного числа, то на выходе БП 2 формируетс 

формирование нового импульса Ui и сравне-случайный код цвета F и признак 0отметки

ние кода W с кодом нового парол  Pi знало-40 этого цвета. Коды F и в записываютс  в

гично указанному.регистр 17 с помощью импульса UF, образоВ случае, когда i достигло своего пре-ванного на выходе элемента ИЛ И 47 и задер- дельного значени  Макс, что соответствуетжанного на ЭЗ 60 на врем  срабатывани  БП отсутствию кода W среди кодов зарегистри-2. После этого импульс UF, задержанный на рованных паролей, образуетс  не импульс45 ЭЗ 61 на врем  записи в регистр и прошед- цикла Ui, а импульс на выходе элемента Иший через элемент ИЛИ 48, записывает код 26, который обеспечивает повторение при-цвета F в регистр с номером С в БП 3, так как ема парол  аналогично указанному. Кромена адресном входе 84 БП 3 присутствует код того, импульс с выхода элемента И 26 увели-С. Если код в ненулевой, то импульс Up про- чивает на единицу содержимое счетчика 12,50 ходит через элемент И 35 и перебрасывает в равное числу использованных попыток вво-единичное состо ние триггер 19. В против- да парол . Если это число достигло своегоном случае содержимое в триггера 19 не предела, то импульс с выхода элемента И 26,мен етс , задержанный на ЭЗ 58 на врем  модификации содержимого счетчика 12, проходит че-55 Задержанный на ЭЗ 62 на врем  моди- рез элемент И 30, образу  на его выходефикации содержимого БП 3 импульс Up по- импульс, служащий СПР ВК, после приемападает на счетные входы счетчиков 13 и 14 и которого В К предпринимает действи  по об-увеличивает на единицу значение каждого наружению лица, совершившего попыткуиз кодов С и J. Также импульс Up, задержан- НСД.ный на ЭЗ 63 на врем  счета в счетчиках 13

и 14, проходит через один из элементов И 31кадра из БП 4. Признаком отмеченности кад- и 32. Если на выходе переноса счетчика 14ра  вл етс  содержимое в триггера 19. присутствует низкое значение потенциала,В случае, когда R меньше RMSKC, т.е. БП 4 не т.е. код был записан в БП з менее чем максзаполнен, в дополнение к описанным процессам раз, то на выходе элемента И 32 образуетс 5 импульс UR проходит через элемент И 39 и импульс, проход щий через элемент ИЛИ 48элементы ИЛИ 45 и 47. В результате этого и обеспечивающий новую запись кода F в БПсодержимое С счетчика 13 обнул етс , а на 3 и модификацию содержимого счетчиков 13выходе элемента ИЛИ 47 образуетс  им- и 14. Таким образом в БП 3 будет записанапульс Up, начинающий формирование новой макс кодов F. После этого на выходе эле-10 строки в БП 3 аналогично указанному, мента И 31 образуетс  импульс Uj, который,Таким образом, введение дополнитель- проход  через элемент ИЛИ 46, обнул етных узлов и элементов позвол етсуществен- содержимое j счетчика 14. Кроме того, им-но повысить быстродействие устройства за пульс DJ проходит через один из элементовсчет исключени  обращени  к ВЗУ. И 33 и 34. Если на выходе переноса счетчика15 Чтение и воспроизведение графическо- 13 присутствует низкое значение потенциа-го кадра, хран щегос  в виде отдельного нала , т.е. строка в БП 3 еще не сформирована,бора данных на магнитном диске типа то импульс, образованный на выходе эле- Винчестер дл  персональной ЭВМ, выпол- мента И 34, проходит через элемент ИЛИ 47,н ющей роль интеллектуального рабочего порожда  на выходе этого элемента новый20 места, занимает 2-3 с, в то врем  как форми- импульс UF, который обеспечивает записьрование кадра данного устройства требует новых JMaKc байтов в БП 3 аналогично ука-не более 1,5 с. Кроме того, предлагаемое занному.устройство не занимает пространство на

ВЗУ и предоставл ет в распор жение польВ противном случае, соответствующем25 зовател  дополнительный блок оперативной

заполнению БП 3, на выходе элемента И 33пам ти.

Claims (1)

1. образуетс  импульс UCT, попадающий на об-Формула изобретени  нул ющий вход счетчика 15, обнул   тем са-Устройство дл  идентификации паролей мым его содержимое г. Импульс UCT,пользователей, содержащее первый и вто- задержанный на ЭЗ 64 на врем  срабатыва-30 рой блоки пам ти, группу цифровых компани  счетчика 15, проходит через элементраторов, группу регистров, с первого по ИЛИ 49 на синхронизирующий вход 107 БПп тый счетчики, первый триггер, дешифра- 4, обеспечива  запись в R-ю строку матрицутор, группу элементов И, первый, третий, 89-92 кода строки S, сформулированной нап тый и шестой элементы И, с первого по выходах 87, 88 БП 3. Задержива сь на ЭЗ 6535 дев тый элементы ИЛИ, с первого по один- на врем  срабатывани  БП 4, импульс Us,надцатый элементы задержки, причем пер- образованный на выходе элемента ИЛИ 49,вый вход первого элемента И  вл етс  попадает на счетные входы счетчиков 15 ипервым синхронизирующим входом устрой- 16, увеличива  тем самым на единицу значе-ства, информационные входы группы реги- ние каждого из кодов г и R, После этого40 стров  вл ютс  первым информационным импульс Us, задержанный на ЭЗ 66 на врем входом устройства, единичный вход первого счета, проходит через один из элементов Итриггера  вл етс  вторым синхронизиру- 36 и 37. Если на выходе переноса счетчикающим входом устройства, выход п того 15 присутствует низкое значение потенциа-элемента И  вл етс  первым синхронизи- ла, т.е. строка S была записана в БП 4, менее45 рующим выходом устройства, последние вы- чем Гмакс раз, то образуетс  импульс на вы-ходы первого блока пам ти  вл ютс  ходе элемента И 36, который проходит черезпервым информационным выходом устрой- элемент ИЛИ 49, порожда  новый импульсства, вход первого элемента задержки сое- Us, обеспечивающий новую запись строки Sдинен с выходом первого элемента И, одни в БП 4 аналогично указанному выше. В про-50 входы элементов И группы подключены к тивном случае образуетс  импульс UR на вы-выходу первого элемента И, другие входы ходе элемента И 37. Если в БП 4 былоэлементов И группы соединены с соответст- записано ровно Рмакс строк, то на выходевующими выходами дешифратора, счетный переноса счетчика 16 формируетс  высокоевход первого счетчика подключен к выходу значение потенциала, разрешающее про-55 первого элемента задержки, информацион- хождение импульса UR через элемент И 38ный выход первого счетчика соединен с вхо- на синхронизирующий выход 77 устройства.дом дешифратора, выходы элементов И Импульс на выходе 77 примен етс  в качест-группы подключены к синхронизирующим ве СПР ВК, после приема которого ВК, ис-входам соответствующих регистров группы, пользу  вход 69 устройства, считывает кододни информационные входы цифровых

   компараторов соединены с выходами соответствующих регистров группы, другие информационные входы цифровых компараторов подключены к соответствующим выходам первого блока пам ти, пр мые выходы цифровых компараторов соединены с одними входами п того элемента И, инверсные выходы цифровых компараторов под- ключены к соответствующим входам третьего элемента ИЛИ, другой вход п того элемента И соединен с выходом шестого элемента задержки, один вход шестого элемента И подключен к выходу третьего элемента ИЛИ, другой вход шестого элемента И соединен с выходом шестого элемента задержки, адресный вход первого блока пам ти соединен с информационным выходом второго счетчика, вход второго элемента задержки подключен к второму синхронизирующему входу устройства, первый вход первого элемента ИЛИ соединен с выходом второго элемента задержки, обнул ющий вход первого триггера подключен к выходу первого элемента ИЛИ, второй вход первого элемента И соединен с выходом первого триггера, счетный вход третьего счетчика подключен к выходу второго элемента задержки , вход восьмого элемента задержки соединен с третьим синхронизирующим входом устройства и входом сброса четвертого счетчика, первый вход четвертого элемента ИЛИ подключен к выходу восьмого элемента задержки, выход четвертого элемента ИЛ И соединен со счетным входом четвертого счетчика, выход п того элемента задержки подключен к синхронизирующим входам цифровых компараторов и входу шестого элемента задержки, отличающее- с   тем, что, с целью повышени  быстродействи , в устройство введены третий и четвертый блоки пам ти, регистр, п тый-восьмой счетчики, второй триггер, второй, третий, четвертый, седьмой-семнадцатый элементы И, дес тый элемент ИЛИ, двенадцатый-сем- надцатый элементы задержки, причем адресный вход второго блока пам ти  вл етс  вторым информационным входом устройства , второй адресный вход четвертого блока пам ти  вл етс  третьим информационным входом устройства, выход восьмого элемента И  вл етс  вторым синхронизирующим выходом устройства, выход шестнадцатого элемента И  вл етс  третьим синхронизирующим выходом устройства, информационный выход четвертого блока пам ти  вл етс  вторым информационным выходом устройства, вход третьего элемента задержки соединен с выходом первого элемента задержки, один вход второго элемента ИЛИ подключен к выходу шестого элемента И,

   выход второго элемента ИЛИ соединен с входом четвертого элемента задержки, один вход второго элемента И подключен к выходу переноса первого счетчика, другой вход

   второго элемента И соединен с выходом третьего элемента задержки, выход второго элемента И подключен к другим входам первого и второго элементов ИЛИ и обнул ющему входу второго счетчика, выход переноса

   0 второго счетчика соединен с инверсным входом третьего элемента И и одним входом четвертого элемента И, выход четвертого элемента задержки подключен к пр мому входу третьего элемента И и другому входу

   5 четвертого элемента И, выход третьего элемента И соединен с синхронизирующим входом первого блока пам ти и входом п того элемента задержки, выход четвертого элемента И подключен к второму входу четвер0 того элемента ИЛИ, выход седьмого элемента И соединен с третьим входом четвертого элемента ИЛИ, вход седьмого элемента задержки подключен к выходу второго элемента задержки, выход седьмого элемен5 та задержки соединен с одним входом седьмого элемента И, другой вход которого подключен к выходу переноса третьего счетчика , обнул ющий вход первого счетчика соединен с выходом четвертого элемента ИЛИ

   0 и входом дев того элемента задержки, один вход восьмого элемента И соединен с выходом дев того элемента задержки, другой вход восьмого элемента И подключен к выходу переноса четвертого счетчика, первый

   5 вход п того элемента ИЛИ соединен с выходом первого элемента И, второй вход п того элемента ИЛИ подключен к выходу второго элемента задержки, третий вход п того элемента ИЛИ соединен с третьим синхронизи0 рующим входом устройства, выход п того элемента ИЛИ подключен к обнул ющему входу восьмого счетчика, к обнул ющему входу второго триггера к первым входам шестого и седьмого элементов ИЛИ и входу

   5 дес того элемента задержки, выход которого соединен с первым входом восьмого элемента ИЛИ, выход шестого элемента ИЛИ подключен к обнул ющему входу п того счетчика, выход седьмого элемента ИЛИ со0 единен с обнул ющим входом шестого счетчика , информационный выход п того счетчика подключен к адресному входу третьего блока пам ти, выход переноса п того счетчика соединен с одним входом

   5 одиннадцатого элемента И и инверсным входом двенадцатого элемента И, выход переноса шестого счетчика подключен к одному входу дев того элемента И и инверсному входу дес того элемента И, выход дев того элемента И соединен с другим входом седьмого элемента ИЛИ, с другим входом одиннадцатого элемента И и пр мым входом двенадцатого элемента И, выход дес того элемента И подключен к одному входу дев того элемента ИЛИ, выход которого соеди- нен с синхронизирующим входом третьего блока пам ти, с одним входом тринадцатого элемента И и входом тринадцатого элемента задержки, выход которого подключен к входу четырнадцатого элемента задержки и счетным входам п того и шестого счетчиков, выход четырнадцатого элемента задержки соединен с другим входом дев того элемента И и пр мым входом дес того элемента И, выход одиннадцатого элемента И подклю- чен к входу п тнадцатого элемента задержки и обнул ющему входу седьмого счетчика, выход двенадцатого элемента И соединен с вторым входом восьмого элемента ИЛИ, выход которого подключен к синхронизирую- щему входу второго блока пам ти и входу одиннадцатого элемента И задержки, информационный выход второго блока пам ти соединен с информационным входом регистра , выход одиннадцатого элемента задер- жки подключен к синхронизирующему входу регистра и входу двенадцатого элемента задержки , один выход регистра соединен с другим входом тринадцатого элемента И, другие выходы регистра подключены к инфор- мационному входу третьего блока пам ти, выход двенадцатого элемента задержки соединен с другим входом дев того элемента ИЛИ, информационные выходы третьего блока пам ти подключены к соответствую- щим информационным входам четвертого

   блока пам ти, информационный выход восьмого счетчика соединен с первым адресным входом четвертого блока пам ти, выход п тнадцатого элемента задержки подключен к первому входу дес того элемента ИЛИ, выход которого соединен с входом шестнадцатого элемента задержки и синхронизирующим входом четвертого блока пам ти, выход шестнадцатого элемента задержки подключен к входу семнадцатого элемента задержки и счетным входам седьмого и восьмого счетчиков, выход переноса седьмого счетчика соединен с инверсным входом четырнадцатого элемента И и одним входом п тнадцатого элемента И, выход семнадцатого элемента задержки подключен к пр мому входу четырнадцатого элемента И и другому входу п тнадцатого элемента И, выход четырнадцатого элемента И соединен с другим входом дес того элемента ИЛИ, выход переноса восьмого счетчика подключен к одному входу шестнадцатого элемента И и инверсному входу семнадцатого элемента И, выход п тнадцатого элемента И соединен с другим входом шестнадцатого элемента И и пр мым входом семнадцатого элемента И, выход которого подключен к третьему входу восьмого элемента ИЛИ и другому входу шестого элемента ИЛИ, выход тринадцатого элемента И соединен с единичным входом второго триггера, выход которого подключен к третьему входу первого элемента И, счетный вход второго счетчика подключен к выходу шестого элемента И, обнул ющий вход третьего соединен с выходом четвертого элемента ИЛИ.

   Фиг.2

   II

   CM

   i t