SU1727137A1

SU1727137A1 - Устройство дл ранговой фильтрации с произвольной формой окна

Info

Publication number: SU1727137A1
Application number: SU904809369A
Authority: SU
Inventors: Юрий Федорович Романов; Александр Ювенальевич Тропченко; Кабулджан Мусинович Юсупов
Original assignee: Ленинградский Институт Точной Механики И Оптики
Priority date: 1990-04-04
Filing date: 1990-04-04
Publication date: 1992-04-15

Description

му информационному входу блока обработки (d + 1}-й строки первого столбца матрицы блоков обработки, второй и третий выходы блока обработки М2-го столбца Р-й строки матрицы блоков обработки подключены соответственно к первому и второму адресным входам Р-го блока посто нной пам ти, выход которого подключен к выходу устройства , выход синхронизации которого подключен к входам синхронизации всех блоков обработки матрицы блоков обработки и к входам синхронизации блоков буфер- ной пам ти всех групп, п-й выход сдвигающего регистра (где п 1М2) подключен к четвертым информационным входам блоков обработки n-го столбца матрицы блоков обработки, вход начальной установки устройства подключен к входу синхронизации сдвигающего регистра, причем каждый блок обработки содержит п ть регистров , узел сравнени , арифметико-логический узел и элемент И, при этом в каждом блоке обработки первый, второй, третий и четвертый информационные входы блока обработки подключены соответственно к информационному входу первого регистра, к первому информационному входу арифметико-логического узла, к информационному входу второго регистра и к первому входу элемента И, выход которого подключен к второму информационному входу арифметико-логического узла, выход которого подключен к информационному входу третьего регистра, выход которого подключен к информационному входу четвертого регистра, выход первого регистра подключен к первому выходу блока обработки и к первому входу узла сравнени , выход второго регистра подключен к информационному входу п того регистра, к входу кода операции арифметико-логического узла и к второму входу узла сравнени , выход которого подключен к второму входу элемента И, выход четвертого и п того регистров подключены соответственно к второму и третьему выходам блока обработки, вход синхронизации которого подключен к входам записи-считывани регистров с первого по п тый, причем каждый блок буферной пам ти содержит узел оперативной пам ти и счетчик при этом в каждом блоке буферной пам ти информационный вход блока буферной пам ти подключен к информационному входу узла оперативной пам ти, выход которого подключен к выходу блока буферной пам ти , вход синхронизации которого подключен к входу записи-считывани узла оперативной пам ти и к счетному входу счетчика, информационный выход которого

подключен к адресному входу узла оперативной пам ти.

Повышение быстродействи предлагаемого устройства ранговой фильтрации в S 5 раз (S М2) по сравнению с известным достигаетс за счет использовани М2 х Р блоков обработки, с первого по Р-й блоки посто нной пам ти, с первой по М-ю группы блоков буферной пам ти и сдвигающего ре- 10 гистра, соединенных соответствующим образом , что обусловлено использованием нового алгоритма определени элемента изображени с заданным рангом, который обеспечивает одновременно формирование 15 гистограммы и поиск результата.

Устройство ранговой фильтрации с произвольной формой окна (фиг. 1) содержи матрицу размером М х М х Р блоков 1 обработки , где М х М - максимальный размер

0 окна фильтрации, Р - разр дность входных данных, с первого по Р-й блоки 2 посто м ной пам ти, с первой по М-ю группы блоков 3 буферной пам ти, сдвигающий регистр А. При этом каждый блок 1 обработки (фиг. 2)

5 содержит п ть регистров 5. узел 6 сравнени , арифметико-логический узел 7 и элемент И 8. Блок 3 буферной пам ти (фиг. 3) содержит узел 9 оперативной пам ти и счетчик 10..

0 Вход 11 данных устройства подключен к первому информационному сходу 12 блока 1 обработки первой строки первого столбца матрицы блоков обработки и к информационному входу сдвигающего регистра 4. Вход

5 13 значени ранга и вход 14 нулевого потенциала устройства подключены соответственно к второму 15 и третьему 16 информационным входам блока 1 обработ- ки первого столбца первой строки матрицы.

0 Первый 17, второй 16 и третий 19 выходы блока 1 обработки а-й строки b-го столбца

матрицы блоков обработки (где а-1Р, Ь1 ,...,М-1) подключены соответственно к первому 12, второму 15 и третьему 16

5 информационным входам блока 1 обработки а-й строки (Ь + 1)-го столбца матрицы блокоо обработки. Выход 20 с-го блока 3

буферной пам ти (где с-1Р-1) первой

группы подключен к первому информацион0 ному входу 12 блока 1 обработки (с + 1)-й хггроки первого столбца матрицы блоков обработки . Первый выход 17 блока 1 обработки i-й строки j-ro столбца где 1-1,-...,P. J-M. 2М,...,(М-1)М матрицы блоков обработки

5 подключен к информационному входу 21 I- го блока 3 буферной пам ти О/М + 1)-й группы , выход 20 которого подключен к первому информационному входу 12 блока 1 обработки 1-1 строки ( + 1)-го столбца матрицы блока обработки. Второй 18 и третий 19 выходы блока 1 обработки а-й строки 0 + Ь)-го столбца матрицы блоков обработки подключены соответственно к второму 15 и третьему 16 информационным входам блока 1 обработки а-й строки 0 + о + 1)-го столбца матрицы блоков обработки. Первый 17 и третий 19 выходы блока 1 обработки d-й строки (где d-1,...,P-1) столбца матрицы блоков обработки подключены соответственно к информационному входу 21 d-ro , блока 3 буферной пам ти первой группы и к первому адресному входу d-ro блока 2 посто нной пам ти. Второй выход 18 блока 1 обработки d-й строки М2-го столбца матрицы блока обработки подключен к второму адресному входу d-ro блока 2 посто нной пам ти и к второму информационному входу 15 блока 1 обработки (d + 1)-й строки первого столбца матрицы блоков обработки . Выход d-ro блока 2 посто нной пам ти подключен к третьему информационному входу 16 блока 1 обработки, (d + 1)-й строки первого столбца матрицы блоков обработки . Второй 18 и третий 19 выходы блока 1 обработки Р-й строки М2-го столбца матрицы блоков обработки подключены соответственно к первому и второму адресным входам Р-го блока 2 посто нной пам ти, выход которого подключен к выходу 22 устройства . Вход 23 синхронизации устройства подкл.ючен к входам 24 синхронизации всех блоков 1 обработки матрицы блоков обработки и к входам 25 синхронизации блоков 3 буферной пам ти всех групп, n-й выход сдвигающего регистра 4 (где п-1,...,М2) подключен к четвертым информационным входам 26 блоков 1 обработки n-го столбца матрицы блоков обработки. Вход 27 начальной установки устройства подключен к входу синхронизации сдвигающего регистра 4. Первый 12, второй 15, третий 16 и четвертый 26 информационные входы блока 1 обработки подключены соответственно к информационному входу первого регистра 5, первому информационному входу арифметико-логического узла 7, информационному входу второго регистра 5 и первому входу элемента И 8. Выход последнего подключен к второму информационному входу арифметико-логического узла 7, выход которого подключен к информационному входу третьего регистра 5, выход которого подключен к информационному входу четвертого регистра 5. Выход первого регистра 5 подключен к первому выходу 17 блока 1 обработки и к первому входу узла 6 сравнени . Выход второго регистра 5 подключен к информационному входу п того регистра 5, входу кода операции арифмерико-логиче- ского узла 7 и второму входу узла б сравнени , выход которого подключен к второму входу элемента И 8. Выходы четвертого и- п того регистров 5 подключены соответственно к второму 18 и к третьему 19 выходам блока 1 обработки. Вход 24 синхронизации блока 1 обработки подключен к входам записи-считывани первого-п того регистров 5.

Информационный вход 21 блока 3 бу- 0 ферной пам ти подключен к информационному входу узла 9 оперативной пам ти, выход которого подключен к выходу 20 блока 3 буферной пам ти. Вход 25 синхронизации блока 3 буферной пам ти подключен к 5 входу записи-считывани узла 9 оперативной пам ти и счетному входу счетчика 10. Информационный выход последнего подключен к адресному входу узла 9 оперативной пам ти.

0 В качестве элементов устройства используютс микросхемы, выпускаемые промышленностью . Так, например, в качестве регистров можно использовать микросхему К155ИР13 арифметико-логического узла 5 (К155ИПЗ). узла сравнени (К555СП1), счетчика (К155ИЕ7), узла оперативной пам ти (132РУ8), элемента И (К155ЛИ1).

Алгоритм поиска элемента IR с заданным рангом R в окне фильтрации размером 0 М х М элементов, вл ющийс основой работы устройства, имеет следующий вид (форма окна задаетс вектором FJ): начало алгоритма:

Нi; - -R, kj: 0, di: 0 (i 1. Р)(1)

5 дл I Г,Рецикл;

дл j 1 ,М2 цикл;

если ki: 0, то (li: did2d3...di-i 0); (2)

если ((Dj л 10-и (Fj fi), то (Si: - Sj + .1),

иначе (Si: S;)). иначе (h: did2...di-i 1): 0 если ((Dj A li) и (Fj li), то (Si: Si - 1),

иначе (Sf: Si));

конец по J;

если Si 0, то (di: 1, ki + i: 0); (3)

иначе (di: 0; ki-ц: 1); 5 Sn-i: Si;

конец по I;

|R: IP;(4)

конец алгоритма. Где Dj - j-й пиксел окна; 0 di - бинарна переменна , определ юща 1-й разр д результата;

А Д В - условие совпадени i старших разр дов чисел А и В.

Перед началом работы устройства про- 5 изводитс начальна установка, заключаю ща с в загрузке коэффициентов Fj. в сдвигающий регистр 4. Коэффициенты FJ вл ютс однобитными операндами, поэтому на информационный вход сдвигающего регистра 4 достаточно подать, например, старший разр д операнда с входа 11 данных устройства. На вход 27 начальной установки устройства поступают синхроимпульсы, по переднему фронту которых происходит запись коэффициентов в сдвигающий регистр 4. После загрузки коэффициентов FJ устройство переводитс в основной режим работы.

Элементы изображени D/ поступают на вход 11 данных в такт с синхроимпульса ми на входе 23 устройства.

Рассмотрим формирование первого промежуточного результата, начина с момента ввода элементов (М-1)-й строки кадра изображени .

Очередной элемент изображени записываетс в первый регистр 5 блока 1 обработки первого столбца первой строки матрицы блоков обработки по переднему фронту синхроимпульса, поступающего на вход 24 синхронизации блока 1 обработки. Одновременно происходит запись нул во второй регистр 5. На второй вход 15 арифметико-логического узла блока 1 обработки поступает отрицательное значение ранга с входа 13 значени ранга устройства. Операци 1 алгоритма. В узле 6 сравнени cpaeL ниваютс старшие разр ды данных, записанных в первый и второй регистры 5. Если эти числа равны, то на выходе узла 6 сравнени по вл етс единица, иначе - ноль. Однобитный операнд с выхода узла 6 сравнени поступает на второй вход элемента И 8, на первый вход которого поступает коэффициент FI с первого выхода сдвигающего регистра 4. Результат с выхода элемента И 8 поступает на второй вход арифметико-логического узла 7. Код операции арифметико-логического узла 7 определ етс Р-м старшим разр дом числа во втором регистре 5: если Р-й разр д равен О, то выполн етс операци суммировани , иначе - вычитани (операци 2 алгорит- ма).Результат свыхода

арифметико-логического узла 7 записываетс в первый регистр 5 по заднему фронту синхроимпульса. В четвертый регистр 5 запись данных, поступающих с выхода третьего регистра 5, происходит по переднему фронту синхроимпульса. Работа остальных блоков 1 обработки матрицы блоков обработки аналогична работе блока 1 обработки первого столбца первой строки этой матрицы . Блоки 3 буферной пам ти с второй по М-й группы обеспечивают задержку данных на (I + М) тактов (где I - число столбцов в кадре изображени }, а блоки буферной пам ти первой группы - на М2 тактов..

Блок 3 буферной пам ти работает следующим образом,

На информационный вход 21 блока 3 буферной пам ти поступает элемент изо- 5 бражени , значение которого записываетс в узел 9 оперативной пам ти по низкому уровню синхроимпульса, поступающего на вход 25 синхронизации/При этом адрес, по которому происходит запись, определ етс

0 содержимым счетчика 10, измен ющемс по заднему фронту синхроимпульса. Длительность задержки узла 9 оперативной пам ти устанавливаетс коэффициентом пересчета счетчика 10.

15 После М тактов число с третьего выхода 19 и старший разр д числа с второго выхода 18 блока 1 обработки первой строки бца матрицы блоков обработки поступают на вход первого блока 2 посто нной пам ти.

0 Прошивка блока 2 посто нной пам ти осу ществл етс в соответствии с операцией 3 алгоритма. Необходимо учесть, что пере менна ki и (Р-1)-й старший разр д переменной h имеют одинаковые значени . Таким

5 образом, в 1-м блоке 2 посто нной пам ти (I

. 1.....Р) корректируетс старший (Р -1 + 1)-й разр д и устанавливаетс (Р - 1)-й разр д результата II с учетом значени знакового (старшего) разр да Si. На выходе Р-ro блока

0 2 посто нной пам ти получим значение элемента с заданным рангом R.

Эффективность предлагаемого устройства заключаетс в повышении быстродействи . В предлагаемом устройстве дл

5 определени следующего результата необходим один такт независимо от размера окна фильтрации, в то врем как в известном устройстве требуетс S тактов.

Claims

Формула изобретени

0 Устройство дл ранговой фильтрации с

произвольной формой окна, содержащее матрицу размером М х М БЛОКОВ обработки, где М х М - максимальный размер окна фильтрации, отличающеес тем, что,

5 с целью увеличени быстродействи , оно содержит с (М + 1)-го по М2-й столбцы, и с (М + 1)-й по строки матрицы блоков обра- .ботки, где Р - разр дность входных данных, с первого по Р-й блоки посто нной пам ти,

0 с первой по М-ю группы блоков буферной пам ти и сдвигающий регистр, причем вход данных устройства подключен к первому информационному входу блока обработки первой строки первого столбца матрицы блоков

5 обработки и к информационному входу сдвигающего регистра, вход значени ранга и вход нулевого потенциала устройства подключены соответственно к второму и третьему информационным входам блока обработки первого столбца первой строки

матрицы, первый, второй и третий выходы блока обработки а-й строки b-го столбца матрицы блоков обработки (где а -1 ,...,Р, Ь - 1.....М - 1) подключены соответственно к первому, второму и третьему информационным входам блока обработки а-й строки (Ь + +1)-го столбца матрицы блоков обработки, выход с-го блока буферной пам ти (где с 1р-1) первой группы подключен к первому информационному входу блока обработки (с + 1)-й строки первого.столбца матрицы блоков обработки, первый выход блока обработки 1-й строки j-ro столбца матрицы где I - 1.....Р, J М; 2М(М - 1)М

блоков обработки подключен к информационному входу 1-го блока буферной пам ти Q/M + 1}-1 группы, выход которого подключен к первому информационному входу блока обработки 1-й строки Q + 1)-го столбца матрицы блоков обработки, второй и третий выходы блока обработки а-й строки О + Ь)-го столбца матрицы блоков обработки подключены соответственно к второму и третьему информационным входам блока обработки а-й строки 0 + Ь + 1)-го столбца матрицы блоков обработки, первый и третий выходы

блока обработки d-й строки (где d 1Р-1)

М2-го столбца матрицы блоков обработки подключены соответственно к информационному входу d -ro блока буферной пам ти первой группы и к первому адресному входу d-ro блока посто нной пам ти, второй выход блока обработки d-й строки М--го столбца матрицы блока.обработки подключен ко второму адресному входу d-ro блока посто нной пам ти и к второму информационному входу блока обработки (d + 1)-й строки первого столбца матрицы блоков обработки , выход d-ro блока посто нной пам ти подключен к третьему информационному входу блока обработки (d + 1}-й строки первого столбца матрицы блоков обработки, второй и третий выходы блика обработки М2-го столбца Р-й строки матрицы блоков обработки подключены соответственно к первому и второму адресным входам Р-го блока посто нной пам ти, выход которого подключен к выходу устройства, вход синхронизации которого подключен к входам синхронизации всех блоков обработки матрицы блоков обработки и к входам синхронизации блоков буферной пам ти всех, групп, n-й выход сдвигающего регистра (где п - 1М ) подключен к четвертым информационным входам блоков обработки п-го столбца матрицы блоков обработки, вход начальной установки устройства подключен к входу синхронизации сдвигающего регистра , причем каждый блок обработки содержит п ть регистров, узел сравнени , арифметико-логический узел и элемент И, при этом в каждом блоке обработки первый, второй, третий и четвертый информационные входы блока обработки подключены соответственно к информационному входу первого регистра, к первому информационному входу арифметико-логического узла, к информационному входу второго регистра и к первому входу элемента И, выход которого

подключен к второму информационному входу арифметико-логического узла, выход которого подключен к информационному входу третьего регистра, выход которого подключен к информационному входу четвертого регистра, выход первого регистра подключен к первому выходу блока обработки и к первому входу узла сравнени , выход второго регистра подключен к информационному входу п того регистра, к входу кода

операции арифметико-логического узла и к второму входу узла сравнени , выход которого подключен к второму входу элемента И, выходы четвертого и п того регистров подключены соответственно к второму и к

третьему выходам блока обработки, вход синхронизации которого подключен к входам записи-считывани регистров с первого по п тый, причем каждый блок буферной пам ти содержит узел оперативной пам ти

и счетчик, при этом в каждом блоке буферной пам ти информационный вход блока бу- ферной пам ти подключен к информационному входу узла оперативной пам ти, выход которого подключен к выходу

блока буферной пам ти, вход синхронизации которого подключен к входу записи-счи- тывани узла оперативной пам ти и к счетному входу счетчика, информационный выход которого подключен к адресному входу узла, оперативной пам ти.

Фиг.2

Фиг. 3