SU1725211A1

SU1725211A1 - Таймер

Info

Publication number: SU1725211A1
Application number: SU904839834A
Authority: SU
Inventors: Владимир Петрович Лачугин; Евгений Вячеславович Мизин
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1990-04-16
Filing date: 1990-04-16
Publication date: 1992-04-07

Description

с чейки с 0-й до тех пор, пока в одном из дополнительных разр дов блока 1 на встретитс единица, после чего будет просмотрена (К+2)- чейка и т.д.

Если при просмотре чеек сегмента, хран щего миллисекундные и секундные интервалы, в дополнительном разр де блока 1 встретитс единица, то в результате откроетс элемент И 20. Сигналом, задержанным элементом 17 задержки, через от- крытый элемент И 20 в счетчике 13 будет сформирован адрес первой (К+1)-й чейки данного сегмента.

Этим же сигналом с выхода элемента 20 через элемент ИЛИ 21 триггер 14 будет ус- тановлен в единичное состо ние.

В дальнейшем работа таймера повтор етс .

При окончании отсчета некоторого временного интервала на выходе 8 таймера по- вл етс сигнал пееполнени счетчика 3, а на группе 6 выходов - адрес окончившегос интервала.

Claims

Формула изобретени

Таймер, содержащий мультиплексор, счетчик, два блока пам ти и блок управлени , причем группа информационных входов мультиплексора вл етс группой информационных входов таймера, группа выходов первого блока пам ти соединена с группой управл ющих входов мультиплексора , выход которого соединен со счетным входом счетчика, выход переполнени которого вл етс выходом окончани отсчета временного интервала таймера, группа выходов второго блока пам ти соединена с группой информационных входов счетчика, группа разр дных выходов которого соединена с группой информационных входов второго блока пам ти, блок управлени содержит два счетчика, задающий генератор, три элемента задержки, первый элемент И, первый элемент запрета, селектор, триггер, выход задающего генератора соединен с

входами первого и второго элементов задержки и с входами разрешени чтени первого и второго блоков пам ти, выход второго элемента задержки соединен с входом разрешени записи счетчика таймера, выход первого элемента, задержки соединен с первым входом первого элемента И и первым пр мым входом первого элемента запрета, пр мой выход триггера соединен с вторым входом первого элемента И и управл ющим входом селектора, группа выходов которого соединена с группами адресных входов первого и второго блоков пам ти и вл етс группой выходов временного интервала таймера, группа выходов первого и второго счетчиков соединена с группами информационных входов селектора, выход первого элемента запрета соединен со счетным входом второго счетчика, выход третьего элемента задержки соединен с входом записи второго блока пам ти, отличающийс тем. что, с .целью повышени точности отсчета временного интервала, в блок управлени введены второй элемент И, второй элемент запрета и элемент ИЛИ, причем выход первого элемента задержки соединен с первым входом второго элемента И и первым пр мым входом второго элемента запрета, второй пр мой вход которого и второй вход второго элемента И соединены с инверсным выходом триггера, дополнительный выход первого блока пам ти соединен с третьими входами первого и второго элементов И и инверсными входами первого и второго элементов запрета, выходы второго элемента И и второго элемента запрета соединены с входами элемента ИЛИ, выходы второго элемента запрета и второго элемента И соединены соответственно со счетным входом и входом сброса первого счетчика, выход элемента ИЛИ соединен с единичным входом триггера, нулевой вход которого и вход сброса второго счетчика соединены с выходом первого элемента И.