SU1688462A1 - Обнаружитель комбинаций двоичных сигналов - Google Patents

Abstract

Изобретение относип   к технике цифровом св зи. Цел) изобретени  - увеличение iiicna обнаруживаемых комбинации . Устройство содержит первый регистр , счетчик 2, компаратор 5, первый триггер 4, распредечитечь 5 управл ющих сигналов, второй и трети i триггерп 6 и 7, первый и втором элементы Н-МЕ 0 и 9, второй регистр 10, элемент ИЛИ 11, переключатель 12. В компараторе 1 производитс  сравнение прин той комбинации с талонной. При эiом в зависимости от того, с каким и i выходов второго регистра 10 соединен первый вход -элемента ИЛИ 11 , имеетс  возможность вы вл ть совпадение прин той комбинации не только с -эталонной, но и с отсто щей от нее на число +(i-1) , где i - номер выхода piiiinTpa 10, с которым соединен элемент ПЛИ 11. Работу устройства за- д ют распределитель 5., генерирующий на своем выходе тактовую частоту. Устройство начинает работу в момент по влени  сигнала переполнени  на втором выходе регистра 1, означающего окончание приема комбинации. 1 ил. о (9 (Л С.

Description

Изобретение относитс  к технике циАровои св зи и мо-ког бпть использовано дл  обнаружени  комбинации воич- ных сигнапоп известного типа.

Цель изобретени  - увеличение числа обнаруживаемых комбинации.

Па чертеже представлена стр ктур- на  схема обнаружь еч  комбинаций двоичных сигналов.

Обнаружитель комбинации пвоичных сигналов содержит первый регистр 1, счетчик 2, компаратор 5, первый триггер Х4, распределите чь 5 нр твл кщих ..имплов, второй трип ер 6, третий триггер 7, первый и втором элементы H-iib 1 и (, второй per не р 10, тпе- ме .т 1 ЛИ 11, перек 12,

Обнаружитель комбинаций двоичных сигналов работает следующим образом.

И исходном положении второй и третий триггеры 6 и 7 наход тс  в нулевом состо нии. Код 1 с инверсного выхода третьего триггера 7 удерживает первый триггер 4 и второй регистр 10 i нулевом состо нии. Двоичный сиг- нагг с уровнем логического О или 1 поступает на первый вход первого регистра 1, служащего дл  преобразовани  последовательного кода в парал- лечьнып. На его второй вход поступает тактовый сигнал. С выходов первого регистра 1 двоичный сигнал в па- оал гечьном коде поступает на первые оды компаратора 3- На вторые в коды

о оо

00 4 С&

to

компаратора 3 поступают дпоичные сигналы с выходов счетчика 2.

На информационные входы реверсигш го счетчика 2 поданы сигналы кодовой комбинации из числа разрешенных к прему .

В компараторе 3 посто нно осуществл етс  сравнение кодов прин той комбинации и комбинации со счетчика 2, т.е. сравнение двух двоичных чисел. При этом, если они совпадают, то на втором выходе, компаратора 3 формируетс  сигнал логической 1, на первом выходе - сигнал логнческо- го О, Если число на первых входах компаратора больше числа на вторых входах компаратора, то на первом выходе - сигнал логической 1, а на втором - сигнал логического О. Кепи число на первых входах компаратор 3 меньше числа на его вторых входах, то на обоих его выходах формируетс  сигнал логического О, На вход распределител  5 поступают импульсы, ча тота следовани  которых во много раз выше частоты тактовых импульсов,

Импульсы с выходов распределител  5 посто нно поступают на вход третьего триггера и вторые входы первого и второго элементов И-НЕ 8, 9, второ регистр 10 служит дл  манипулировани числом обнаруживаемых комбинаций. Пр этом, если первый вход элемента ИЛИ соединен с первым выходом второго регистра 10,, то обнаруживаетс  только одна комбинаци  код которой подан н информационные входы счетчика 2.

Если первый вход элемента ИЛИ соединен с вторым выходом второго регистра 10 то обнаруживаетс  комбинаци , код которой подан на входы счетчика 2, и комбинации, отличающиес  от нее на плюс и минус единицу и так далее до п-го выхода, при соединении с которым обнаруживаетс  к м бпнаци , имеюща с  на счетчике 2. и комбинации, отличающиес  от нее не более, чем на п.

После приема любой комбинации на выходе переполнени  первого регистра 1 по вл етс  сигнал, которым переводит второй триггер 6 в единичное состо ние и записывает в счетчик 2 код комбинации, поданной нл его информационные входы.

Импульс с первого выхода распреде лнтел  5 переписывает с ечиничного выхода второго триггера 6 в третий

)

0

5

5

30

35

40

4S

5S

триггер 7 код 1, который, поступа  на первые входы первого и второго элементов И-НК 8 и 9, дает разрешение на формирование импульсов на их выходах.

Код О с нулевого выхода третьего триггера 7 дает разрешение на работу первого триггера 4 и второго регистра 10. Импульсом с выхода первого элемента И-НЕ 8 результат сравнени  кодов в компараторе заноситс  в первый триггер А, а во второй регистр 10 записываетс  код 1.

Импульсом с выхода второго элемента И-НЕ 9 осуществл етс  формирование следующей комбинации двоичных сигналов, вход щих в число обнаруживаемых .

При этом, если прин т код кодовой комбинации, котора  подана на информационные входы счетчика (на первом выходе компаратора 3 код 1), то в первый триггер 4 записываетс  код 1, который  вл етс  сигналом о приеме кодовой комбинации. Данный сигнал поступает также на первый вход элемента НИИ 11 и устанавливает второй триггер 6 в исходное состо ние.

Импульсом с первого выхода распределител  5 третий триггер 7 также возвращаетс  в исходное состо ние. Код 1 с его нулевого выхода устанавливает первый триггер 4 и второй регистр 10 в нулевое состо ние.

Ее пи прин та  кодова  комбинаци  не входит в число обнаруживаемых, то после первого импульса с выхода первог го элемента И-НЕ 8 на первом выходе второго регистра 10 по вл етс  код 1. Первый импульс с выхода второго элемента И-НЕ 8 в зависимости от кода на втором выходе компаратора 3 осуществл ет в счетчике 2 сложение или вычитание. При этом, если на первом выходе компаратора 3 присутствует сигнал то осуществл етс  сложение, если сигнал О - вычитание . От второго импульса код 1 по вл етс  на втором выходе второго регистра 10, а код в счетчике 2 увеличиваетс  (уменьшаетс ) еще на единицу.

Аналогично, после п-го импульса код 1 по вл етс  на n-м выходе второго регистра 10 и через первый вход элемента ИЛИ 11 сбрасывает второй триггер Ь в исходное положение. Импуль- tом г первого выхода распределител 

s16

5 второй тригтер 6 также возвращаетс  в исходное положение. На этом заканчиваетс  анализ прин той кодовой комбинации. Импульс о приеме кодовой комбинации на выходе первого триггера 4 не формируетс . Устройство готово к приему и анализу следующей кодовой комбинации.

Если прин та  кодова  комбинаци  входит в число обнаруживаемых, то после 1-го импульса с выхода второго элемента И-НЕ 9 на выходе счетчика 2 формируетс  код прин той комбинации , а на первом выходе компарато - pa 3 - код 1. Следующий импульс с выхода первого элемента ИтНЕ 8 записывает в первый триггер 4 код 1, тем самым сигнализиру  на выход об обнаружении комбинации. Дальнейша  работа устройства аналогична описанной.

Claims (1)

1. Формула изобретени 

   Обнаружитель комбинаций двоичных сигналов, содержащий первый регистр, счетчик, второй регистр и элемент ИЛИ, отличающийс  тем, что,с целью увеличени  числа обнаруживаемых комбинаций, в него введены компаратор , первый, второй, третий триггеры , первый и второй элементы И-НЕ и распределитель управл ющих сигналов, первый, второй и третий выходы которого соединены соответственно с

   s 0

   5

   0

   626

   пер нм входом третьего триггера и первыми входами первого и второго элементов И-НЕ, вторые входы первого и второго элементов И-НЕ объединены и соединены с первым выходом третьего триггера, второй выход которого соединен с первыми входами первого триггера и второго регнстра,п выходов которого через переключатель соединены с первым входом элемента ИЛИ,второй вход которого соединен с первым выходом первого триггера, второй вход которого соединен с выходом первого элемента И-НК и вторым чходом второго регистра, выход второго элемента И-НЕ соединен с тактовым входом счетчика , установочный вход которого соединен с выходом переполнени  первого регистра и первым входом второго триггера , выход которого соединен с вторым входом третьего триггера, второй вход второго триггера соединен с выходом элемента ИЛИ, информационные вь- ходы первого регистра соединены с первыми информационными входами компаратора , вторые :;формационные входы которого соединены с выходами счетчика, вход направлени  счета которого соединен с первым выходом компаратора, второй В1.код которого соединен с третьим входом первого триггера, второй выход которого соединен с третьим входом второго регистра.