SU1686428A1

SU1686428A1 - Устройство дл моделировани дискретных ортогональных сигналов

Info

Publication number: SU1686428A1
Application number: SU894749320A
Authority: SU
Inventors: Сергей Александрович Турко
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1989-09-11
Filing date: 1989-09-11
Publication date: 1991-10-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл создани генераторного оборудовани многоканальных систем св зи Цель изобретени - повышение точности генерируемых сигналов и расширение функциональных возможностей устройства за счет моделировани ортогональных сигналов с малой эффективной шириной спектра . Устройство содержит задающий генератор 1, блок 2 формировани функций Уолша, счетчик 3, кольцевые четырехразр дные регистры сдвига 4, знаковые умножители 5, умножители 6. Ввод счетчика, кольцевых четырехразр дных регистров сдвига, знаковых умножителей и умножителей в состав устройства обеспечивает преобразование системы ортогональных сигналов, необходимое дл уменьшени эффективной ширины спектра. 1 ил сл С

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл создани генераторного оборудовани многоканальных систем св зи.

Цель изобретени - повышение точности генерируемых сигналов и расширение функциональных возможностей устройства за счет моделировани ортогональных сигналов с малой эффективной шириной спектра .

Функциональна схема устройства представлена на чертеже.

Устройство содержит задающий генератор 1, блок 2 формировани функций Уолша, счетчик 3. кольцевые четырехразр дные регистры 4 сдвига, знаковые умножители 5, умножители 6.

Устройство работает следующим образом .

В каждом из четырехразр дных регистров 4 сдвига циклически сдвигаетс код 1000. Частота сдвигов в регистре 4.1 задаетс генератором 1. Сдвиги в регистрах 4.2

4.п синхронизируютс разр дами счетчика 3. Вследствие этого единица на выходе регистра 4.1 будет по вл тьс в 4, 8, ... тактах, на выходе регистра 4.2 - в 7, 8, 15, 16, ... тактах, и т. д. Значени разр дов 0, 1 сдвигаемых кодов отождествл ютс со знаками на входах знаковых умножителей 5. Последовательность отсчетов

-Н-++++++

функции Уолша Wal(0,G) , формируемой на выходе блока 2, проход по цепочке .знаковых умножителей 5 и перемно- жа сь с последовательност ми знаков, формируемых регистрами сдвига 4, преобразуетс следующим образом:

ON 00 Os

ю

00

(1)

+ + 4 -4-4- t

-на выходе умножител 5.1;

+ 4- + -44 - (

-на выходе умножител 5.2, и т. д.

Последовательность, поступающа с выхода знакового умножител 5 п-1 на вхо ды умножителей 6, вл етс дискретным сигналом v(0,6) дл матрицы 2n x 2П Этот сигнал при п 3 имеет вид (1).

Матрица функций Уолша. формируемых блоком 2, имеет вид

+ 4 +

I

4- + 4 4I

- - 4В результате умножени функций vojiuia н сигнал v(0,0) на выходах умножителей 6 фор- мируетс система ортогональных функции v

4 44- V

Claims

Формула изобретени Устройство дл моделировани диск ретных ортогональных CHI на/юн, содрржа

щее задающий генератор и блок формировани функций Уолша, причем выход задающего генератора соединен с тактовым входом блока формировани функций Уолша , отличающеес тем, чго, с целью повышени точности генерируемых сигналов и расширени функциональных возможностей устройства за счет моделировани ортогональных сигналов с малой

эффективной шириной спектра, оно содержит счетчик, п - 1 кольцевых четырехразр дных регистров сдвига (2П число генерируемых функций), п - 1 знаковых ум ножителей, 2П умножителей, причем выход

задающего генератора соединен со счетным входом счетчика и тактовым входом первого кольцевого четырехразр дного регистра сдвига, 1-й разр дный выход счет- чик (I - 1,п - 2 со стороны младшего

разо да) соединен с тактовым входом (i 1)-го кольцевого четырехразр дного регистра сдвига, выход четвертого разр да J го кольцевого четырехразр дного регистра сдвига (j l.n - Т) соединен со

знаковым входом j-ro знакового умножител , информационный вход первого знакового умножител соединен с первым выходом блокд Формировани функций Уолша , выход Ьго знакового умножител соединен с информационным входом (I + 1)-го знакового умножител , выход (п - 1)-го знакового умножител соединен с первыми входами всех умножителей, вторые входы умножителей соединены с соответствую5 щими выходами блока формировани функций Уолша выходы умножителей вл ютс выходами устройства.