SU1674008A1 - Анализатор спектра - Google Patents

Abstract

Изобретение относитс  к технике радиотехнических измерений и предназначено дл  спектрального анализа сигналов. Целью изобретени   вл етс  увеличение точности измерени  спектральных параметров в расширенном диапазоне рабочей температуры. Поставленна  цель достигаетс  тем, что в устройство введены последовательно включенные генератор контрольных сигналов и аналоговый сумматор, второй вход которого  вл етс  входом устройства, а выход соединен со входом блока АЦП, блок цифрового умножени , вход которого подключен к выходу блока АЦП, а выход - ко входу блока оперативной пам ти, второй управл ющий вход которого соединен со вторым управл ющим выходом синхронизатора, блок посто нной пам ти, выход которого подключен ко второму управл ющему выходу синхронизатора, а выход - ко второму входу цифрового блока умножени , решающий блок, вход которого соединен с выходом дисперсионной линии задержки, первый выход - с третьим управл ющим входом блока оперативной пам ти, второй выход - со вторым управл ющим входом блока АЦП, синхровход - с третьим синхровыходом синхронизатора, четвертый синхровыход которого подключен ко входу генератора контрольных сигналов, причем выход блока АЦП соединен со входом дисперсионной линии задержки. Анализатор спектра целесообразно примен ть в радиолокации, радиосв зи, радиоастрономии, в системах обработки информации. 3 ил.

Description

Изобретение относитс  к радиотехническим измерени м и предназначено дл  спектрального анализа сигналов.

Целью изобретени   вл етс  увеличение точности измерени  спектральных параметров в расширенном диапазоне рабочей температуры.

На фиг. 1 представлена структурна  схема , устройства; на фиг.2 - структурна  схема АЦП; на фиг.З - структурна  схема блока оперативной пам ти.

Анализатор спектра состоит из блока 1 аналого-цифрового преобразовани , последовательно включенных блока 2 oneрати в ной пам ти и цифроаналогового преобразовател  3, последовательно соединенных дисперсной линии 4 задержки и индикатора 5, синхронизатора 6 первый управл ющий выход которого подключен к управл ющему входу блока 2 оперативной пам ти, первый синхровыход - к управл ющему входу блока 1 аналого-цифрового преобразовател , а второй синхровыход- к синхровходу индикатора 5.

Б устройство вход т также последовательно включенные генератор 7 контрольных сигналов и аналоговый сумматор 8, второй вход которого  вл етс  входом устройства , а выход соединен с входом блока

о м

I.N Ю О 00

1, блок 9 цифрового умножени , блок 10 посто нной пам ти и решающий блок 11.

Вход блока 9 подктючен к выходу блока 1, а выход - к входу блока 2, второй управл ющий вход которого соединен с входом блока 10 и подключен к второму управл ющему выходу синхронизатора 6. Выход блока 10 подключен к второму входу блока 9 цифрового умножени . Вход решающего блока 11 соединен с выходом дисперсионной линии 4 задержки, первый и второй выходы соответственно - с третьим управл ющим входом блока 2 и вторым управл ющим входом блока 1, синхровход - с третьим синхровыходом синхронизатора 6, четвертый синхровыход которого подключен к входу генератора 7, причем выход блока 3 соединен с входом дисперсионной линии 4 задержки

Блок 1 аналого-цифрового преобразовани  содержит также формирователь 12 квадратур, первый 13-1 и второй 13-2 аналого-цифровые преобразователи.

Блок оперативной пам ти 2 состоит из оперативно-запоминающего устройства 14, вход и выход котосого  вл ютс  соответственно входом и выходом блока 2 оперативной пам ти, последовательно включенных генератора 15 импульсов считывани  и счетчика 16 триггера 17, обнул ющий вход котооого соединен с выходом переноса счетчика 16, выход - с обнул ющим входом счетчика 16 и режимным входом оперативно-запоминающего устройства 14, а установочный вход  вл етс  первым управл ющим входом блока 2 оперативной пам ти и элемента ИЛИ 18, одна входна  шина которого  вл етс  вторым управл ющим входом блока 2 оперативной пам ти, втора  шина подключена к информационному входу счетчика 16, а выход - к адресной шине оперативно-запоминающего устройства 14. Управл ющий вход генератора 15  вл етс  третьим управл ющим входом блока 2.

Работа предлагаемого устройства происходит следующим образом.

Входной радиосигнал через аналоговый сумматор 8 поступает на входы аналого-цифровых преобразователей 13-1 и 13-2, производитс  кодирование в цифровую форму информации о выборках входного сигнала. Одновременно эта цифрова  информаци  умножаетс  в блоке 9 на цифровую информацию об импульсе, хран щуюс  в блоке 10 посто нной пам ти. Результат произведени  записываетс  в блок 2 оперативной пам ти, который в режиме записи информации синхронизируетс  по своему второму управл ющему входу одновременно с блоком 10.

В момент времени, определ емый импульсом , поступающим от синхронизатора

по первому управл ющему входу блока 2 происходит считывание записанной в него информации с повышенной скоростью, оп редел емой частотой генератора 15 импуль сов считывани . В результате параметры на

выходе блока цифроаналогового преобразовател  оказываютс  согласованными с параметрами дисперсионной линии 4 задержки . На выходе линии 4 задержки формируетс  радиосигнал, огибающа  которого

отображает амплитудный спектр входного сигнала устройства.

В генераторе 7 контрольных сигналов присутствуют колебани , частоты которых наход тс  на кра х полосы обзора устройства . В результате этого на входе решающего блока 11 по вл ютс  два разнесенных во времени узких радиоимпульса, соответствующих нижней и верхней границам полосы обзор а. На первом выходе блока 11 формируетс  напр жение,пропорциональное временному интервалу задержки между этими радиоимпульсами. Таким образом, изменение временного масштаба воспроизведени  спектральной картины (например

вследствие воздействи  температуры на параметры дисперсионной линии 4 задержки) будет скомпенсировано путем соответствующего изменени  частоты генератора 15 импульсов считывани  (в составе блока 2

оперативной пам ти) с помощью напр жени , поступающего с первого выхода реша- ющего блока 11.

На втором выходе решающего блока 11 формируетс  напр жение, пропорциональное отклонению измеренной частоты калибровочного сигнала от номинального значени . Это напр жение управл ет частотой опорного генератора, вход щего в состав формировател  12 квадратур (в блоке

Claims (2)

1 аналого-цифрового преобразовател ) и, таким образом, линейна  ошибка в измерении частоты, возникающа  вследствие воздействи  температуры на дисперсионную линию задержки, лказываетс  ском0 пенсированной.

Ф о р м у л а и з о б р е те н и   1. Анализатор спектра, содержащий блок аналого-цифрового преобразовател , последовательно включенные блок опера5 тивной пам ти и блок цифроаналогового преобразовани , последовательно соединенные дисперсионную линию задержки и индикатор, синхронизатор, управл ющий выход которого подключен к управл ющему

входу блока оперативной пам ти, первый

сичхровыход - к управл ющему входу Г1,юка аналого-цифрового преобразовани , а второй - к синхровыходу индика- ора, отличающийс  тем, что, с целью увеличени  точности измерени  спектральных параметров, в него введены генератор контрольных сигналов, аналоговый сумматор , блок цифрового умножени , блок посто нной пам ти и решающий блок, при этом выход генератора контрольных сигналов через последовательно соединенные аналоговый сумматор, аналого-цифровой преобразователь и блок цифрового умножени  соединен с входом блока оперативной пам ти, второй управл ющий вход которого соединен с вторым управл ющим выходом синхронизатора и управл ющим входом блока посто нной пам ти, выход которого подключен к второму входу блока цифрового умножени , вход решающего блока соединен с выходом дисперсионной линии задержки, а его первый и второй выходы соединены соответственно с третьим управл ющим входом блока оперативной пам ти и с вторым управл ющим входом аналого-цифрового преобразовател , третий и четвертый выходы синхронизатора соединены соответственно с синхровходами решающего блока и генератора контрольных сигналов, выход цифроаналоговоги преобразовател  соединен с входом дисперсионной линии задержки, а второй рход аналогового сумматора подключен к входу устройства.

2. Анализатор спектра по п. 1. о т л и- чающийс  тем, что блок оперативной

пам ти выполнен в виде оперативного запоминающего устройства, генератора импульсов считывани , счегчика, триггера и элемента ИЛИ, при этом первый и второй управл ющие входы блока оперативной пам ти соединены соответственно с установочным входом триггера и первым входом элемента ИЛИ, третий управл юа й вход блока оперативной пам ти через последовательно соединенные генератор импульсов считывани , счетчик и триггер соединен с обнул ющим входом счетчика и режимным входом оперативного запоминающего устройства , информационный выход счетчика через элемент ИЛИ соединен с адресным

входом оперативно запоминающего устройства , вход и выход которого подключены соответственно к входу и выходу блока оперативной пам ти.

фиг.1

2-й упр. вход1-й упр. Вход

Фиг. 2

Выход