SU1665380A1 - Устройство дл ввода аналоговой информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  ввода в ЦВМ аналогового сигнала в системах сбора и обработки информации. Целью изобретени   вл етс  повышение числа измер емых параметров аналогового сигнала и повышение быстродействи  ввода информации. Устройство содержит компаратор, интегратор, коммутатор, аналоговую пам ть, аналого-цифровой преобразователь, триггер, элемент И, элемент ИЛИ, формирователь импульсов. Цель изобретени  достигаетс  за счет введени  в устройство измерител  площади входного сигнала, что позвол ет использовать его в системах регулировани  по мощности или среднему значению периодического сигнала. 3 ил.

Description

fe

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  ввода информации об аналоговом сигнале произвольной формы в системах сбора и обработки данных.

Целью изобретени   вл етс  повышение числа измер емых параметров аналогового сигнала и повышение быстродействи  ввода информации

На фиг.1 приведена функциональна  схема устройства; на фиг.2 - принципиальна  схема интегратора; на фиг.З - временна  диаграмма работы устройства.

Устройство дл  ввода аналоговой информации (фиг.1) содержит компаратор 1, интегратор 2, коммутатор 3, аналоговую пам ть 4, аналого-цифровой преобразователь 5, триггер 6, элемент ИЛИ 7, элемент

8 задержки, элемент И 9, формирователь 10 импульсов.

Источником аналогового сигнала дл  устройства может быть управл ема  трехфазна  мостова  схема выпр мител .

Устройство работает следующим образом .

Аналоговый сигнал поступает на коммутатор 3 и интегратор 2. Коммутатор 3 пропускает сигнал с интегратора 2 или непосредственно с аналогового входа устройства . Пам ть 4 на входе АЦП 5 выполн ет роль фиксатора аналогового сигнала. Триггер 6 устанавливаетс  по информационному и синхровходу устройства в состо ние, соответствующее выбранному номеру канала коммутатора 3, через схему ИЛИ запускаетс  элемент 8 задержки и пам ть 4.

О

о

СЛ

со

00

о

При поступлении аналогового сигнала на компаратор 1 последний при прохождении сигнала через ноль (или другой заданный уровень U0) в момент времени to устанавливает триггер 6 в такое состо ние, при котором коммутатор 3 открывает канал дл  прохождени  сигнала с выхода интегратора 2. В то же врем  выходной сигнал компаратора 1 через схему ИЛИ поступает на управл ющий вход пам ти 4, фиксиру  в нем уровень аналогового сигнала. На первом входе элемента И устанавливаетс  уровень лог. 1, подготавлива  таким образом формирование импульса сброса дл  интегратора 2. Сигнал Запуск АЦП 5 формируетс  в момент времени tt (фиг.З). Задержка (ti -to) обусловлена временем установлени  сигнала на пам ти 4. С приходом на АЦП 5 сигнала Запуск аналогова  информаци  преобразуетс  в цифровую и по сигналу Готовность данных она может быть считана а ЭВМ. Сигнал Готовность данных через элемент И 9 запускает формирователь 10, интегратор 2 обнул етс  и запускаетс  вновь, конденсатор С начинает зар жатьс . При достижении аналоговым сигналом уровн  Uo (момент времени 1з) цикл обработки информации повтор етс . Цикл измерени  начинаетс  в момент времени to (фиг.З) при срабатывании компаратора 1 и заканчиваетс  через полпериода Т/2 в момент времени т,з. Поскольку интегратор 2 посто нно подключен к источнику сигнала, конденсатор С зар жаетс  в течение всего полупериода. В момент времени ti (дл  второго полупериода t4) происходит фиксаци  сигнала в пам ти 4.

Таким образом, в этот момент ti (14) на входе АЦП имеетс  информаци  о площади предыдущего полупериода. С этого момента до момента времени t2 наступает мертва  зона At дл  АЦП, Конденсатор С еще продолжает зар жатьс  до момента сброса t2 (холостой ход интегратора). В течение этого интервала At происходит потер  инфоомацми

Д tr + Тпр + tc6p.,

где tr- задержка запуска АЦП относительно момента фиксации сигнала (в реализованной схеме tr IO мкс);

Тпр - врем  преобразовани  АЦП от момента запуска АЦП до момента получени  кода на выходе по сигналу Готовность данных ;

tc6p. - врем  формировани  ммпульса сброса.

В устройстве дл  измерени  напр жени  сети с АЦП, выполненном на интегральной микросхеме 1108 ПВ1, At 20 мкс, а Т 6,6 мс, следовательно, дол  потерь информации в цикле измерени  составл ет

At/J 0,006 (0,6%).

Устройство может функционировать в режиме программного измерени  входного сигнала, мину  измеритель площади. Это так называемый программный режим, когда все управл ющие сигналы задает ЭВМ. 8 этом режиме источник команд посылает на триггер 6 код, соответствующий режиму отслеживани  сигнала. На управл ющий вход коммутатора 3 приходит сигнал, открывающий канал дл  прохождени  сигнала непосредственно с аналогового входа Через элемент ИЛИ 7 подаетс  управл ющий сигнал на пам ть 4 и через элемент 8 задержки сигнал Запуск дл  АЦП 5 По сигналу

Готовность данных код измер емого значени  аналогового сиг нала поступает на шину данных и цикл измерени  заканчиваетс 1 Кроме описанных режимов предлагаемое устройство ввода аналоговой информации может осуществл ть совместную работу (программно-аппаратный режим): измерение площади импульса и выборка значени  сигнала в произвольный момент времени программно. В этом режиме алгоритм ЭВМ должен учитывать, что момент съема информации не должен совпадать с интервалом At дл  исключени  получени  недостоверной информации. В остальном устройство работает так же, как описывалось ранее

Claims (1)

1. Формула изобретени  Устройство дл  авода аналоговой информации, содержащее коммутатор,

   компаратор, аналоговую пам ть, аналого- цифровой преобразователь, элемент задержки , триггер, первый вход коммутатора  вл етс  входом аналоговой информации устройства, выход коммутатора соединен

   с информационным входом аналоговой пам ти, выход которой соединен с информационным входом аналого-цифрового преобразовател , выход триггера соединен с управл ющим входом комму0 гатора, выход элемента задержки соединен с входом запуска аналого-цифрового ((реобразовател , информационный вход триггера  вл етс  входом цифровой информации устройства, вход синхронизации

   5 триггера  вл етс  входом синхронизации устройства, отличающеес  тем, что, с целью повышени  числа измер емых параметров аналогового сигнала и повышени  быстродействи  ввода информации , в него введены интегратор, формирователь импульса, элемент ИЛИ, элемент И, вход компаратора и информационный вход интегратора соединены с первым входом коммутатора, выход компаратора соединен с входом установки триггера и первым входом элемента ИЛИ, второй вход которого соединен с входом синхронизации триггера, зыход элемента ИЛИ соединен с входом управлени  аналоговой пам тью и входом элемента задержки, первый вход элемента И соединен с выходом триггера,

   0

   выход элемента И соединен с входом формировател  импульсов, выход которого соединен с входом сброса интегратора, выход которого соединен с вторым входом коммутатора , выход готовности аналого-цифрового преобразовател  соединен с вторым входом элемента И и  вл етс  выходом готовности устройства, информационные выходы аналого-цифрового преобразовател   вл ютс  информационными выходами устройства .

   Фаг.1