[go: up one dir, main page]

SU1658410A1 - Устройство дл приема и передачи дискретных сигналов - Google Patents

Устройство дл приема и передачи дискретных сигналов Download PDF

Info

Publication number
SU1658410A1
SU1658410A1 SU894685955A SU4685955A SU1658410A1 SU 1658410 A1 SU1658410 A1 SU 1658410A1 SU 894685955 A SU894685955 A SU 894685955A SU 4685955 A SU4685955 A SU 4685955A SU 1658410 A1 SU1658410 A1 SU 1658410A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
receiver
input
transmitter
resistor
Prior art date
Application number
SU894685955A
Other languages
English (en)
Inventor
Виктор Антонович Яцкевич
Юрий Григорьевич Гладков
Ирина Михайловна Костенок
Original Assignee
Белорусский Институт Инженеров Железнодорожного Транспорта
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Белорусский Институт Инженеров Железнодорожного Транспорта filed Critical Белорусский Институт Инженеров Железнодорожного Транспорта
Priority to SU894685955A priority Critical patent/SU1658410A1/ru
Application granted granted Critical
Publication of SU1658410A1 publication Critical patent/SU1658410A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к технике св зи на короткие рассто ни  (до нескольких сотен метров) и может использоватьс  при построении приемопередающих модулей св зи между ЭВМ и устройствами локальных сетей. Целью изобретени   вл етс  повышение достоверности передачи информации за счет непрерывного контрол  исправности линии св зи. Устройство содержит два приемопередающих блока 1, состо щих каждый из передатчика 3, двух приемников 4 и 8, трех резисторов 5. 6 и 7, элемента ИЛИ 9. элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, счетчика 11. дешифратора 12 и триггера 13, световой индикатор 14 и ключ 15. Приемники 4 и 8 содержат каждый дифференциальный усилитель 16 и формирователь 17 уровн  сигнала. Блоки 1 соедин ютс  одной линией 2 св зи. Цель достигаетс  за счет непрерывного контрол  линии 2 св зи и выработки, в случае обрыва или короткого замыкани  в линии 2 св зи, аварийного сигнала. 1 ил. & Ё

Description

Изобретение относится к технике связи на короткие расстояния (до нескольких сотен метров) и может использоваться при построении приемопередающих модулей связи между ЭВМ и устройствами локальных сетей.
Целью изобретения является повышение достоверности передачи информации за счет непрерывного контроля исправности линии связи.
На чертеже приведена структурная электрическая схема устройства.
Устройство содержит приемопередающие блоки 1, линию 2 связи, передатчик 3, приемник 4, согласующий резистор 5, первый и второй резисторы 6 и 7, дополнительный приемник 8, элемент ИЛИ 9. элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, счетчик 11. дешифратор 12, триггер 13, световой индикатор 14, ключ 15, дифференциальный усилитель 16, формирователь 17 уровня сигнала.
Устройство для приема и передачи дискретных сигналов работает следующим образом.
Перед началом работы производится начальная установка элементов устройства. Для этого кратковременно срабатывает ключ 15 и происходит установка в нулевое состояние счетчика 11 и триггера 13.
Устройство работает в двух режимах: первый режим работы соответствует исправной линии 2 связи, второй режим работы соответствует работе устройства при поврежденной линии 2 связи, т.е. при обрыве или коротком замыкании на любом участке.
В первом режиме при исправной линии 2 связи входящие цифровые сигналы в виде импульсов с уровнями логических единиц и нулей поступают на вход приемопередающего блока 1. Эти импульсы поступают на вход передатчика 3, где усиливаются и с выхода передатчика 3 через согласующий резистор 5 поступают на вход линии 2 связи. Передача импульсов может проходить в одном направлении, либо одновременно с двух сторон.
Импульсы из линии 2 связи поступают на прямой вход приемника 4 и инверсный вход дополнительного приемника 8, одновременно меньший по амплитуде сигнал, который получается за счет деления амплитуды с помощью согласующего резистора 5 и резистивного делителя 6 и 7, поступает на инверсный вход приемника 4 и прямой вход дополнительного приемника 8. Каждый из приемников 4 и 8 состоит из дифференциального усилителя 16 и формирователя 17 уровня сигнала. Поэтому при указанном со отношении амплитуд разностный сигнал обеспечивает формирование импульсов стандартной амплитуды только на выходе приемника 4. На выходе дополнительного приемника 8 импульсы не появляются, так как формирователи 17 уровней формируют импульсы только из сигналов положительной полярности. Импульсы с выхода приемника 4 проходят через элемент ИЛИ 9 и поступают на выход принятой информации.
Особенностью предлагаемого устройства. как и известного^является то. что приемники 4 и 8 не реагируют на сигналы, передаваемые передатчиком 3 этого же блока 1, а воспринимают только сигналы, передаваемые с другого приемопередающего блока 1. За счет этого возможна одновременная передача сигналов по одной линии 2 связи. Это обеспечивается следующим образом.
В каждом приемопередающем блоке 1 резистивный делитель, образованный из резисторов 6 и 7, и согласующий резистор 5 с входом линии 2 связи образуют мост. К одной диагонали моста подключены дифференциальные входы приемников 4 и 8. а на другую диагональ подаются импульсы, поступающие с выхода передатчика 3. Мост сбалансирован таким образом, что при поступлении импульсов с выхода передатчика 3 в диагонали моста между вторым выводом резистора 6 и вторым выводом резистора 5, подключенным к центральной жиле линии 2 связи, не возникает разности потенциалов. При этом приемники 4 и 8 не срабатывают от импульсов, передаваемых передатчиком 3 этого же блока 1 (разностный сигнал на дифференциальных входах приемников 4 и 8 не возникает). При приеме сигналов, передаваемых с другого приемопередающего блока 1 в диагонали моста появляется разностный сигнал, приемник его усиливает, формирует до логических уровней и через схему ИЛИ 9 передает их на выход принимаемой информации.
Во втором режиме работы при поврежденной линии 2 связи устройство работает следующим образом.
Входные импульсы, которые необходимо передать, поступают на вход передатчика 3. усиливаются и с его выхода через согласующий резистор 5 поступают частно в линию 2 связи (в частном случае линия 2 связи может быть вообще не подключена). Неисправность линии 2 связи (обрыв или короткое замыкание) приводит к разбалансу моста и в его диагонали, подключенной к входам приемников 4 и 8, появляется разность потенциалов, синхронная с передаваемыми передатчиком 3 импульсами.
Причем, если в линии 2 связи обрыв, то более высокий потенциал в диагонали моста имеет второй вывод резистора 5, а меньший потенциал появляется на втором выводе резистора 6. Эта разность потенциалов приводит к срабатыванию приемника 4 и к появлению на его выходе импульсов, синхронных с передаваемыми.
Если в линии 2 связи короткое замыкание, то более высокий потенциал сигнала в диагонали моста появляется на втором выводе резистора 6. а меньший потенциал - на втором выводе резистора 5. Эта разность потенциалов приводит к срабатыванию дополнительного приемника 8 и появлению на его выходе импульсов, синхронных с передаваемыми.
Эти импульсы поступают на соответствующие входы элемента ИЛИ 9 и с его выхода на первый вход элемента ИСКЛЮ- 20 ЧАЮЩЕЕ ИЛИ 10. на другой вход которого поступают входные импульсы. Таким образом в случае неисправности линии 2 связи на входы элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ одновременно поступают одинаковые 25 по длительности импульсы. При этом на его выходе сигнал всегда будет отсутствовать (принимать значение логического нуля) и разрешать заполнение счетчика 12.
Дешифратор 12, настроенный на определенную цифру (например 5). формирует отклик, устанавливающий триггер 13 в единицу, что приводит к включению светового индикатора 14, сигнализирующего об аварии в линии связи. 35

Claims (1)

  1. Формула изобретения
    Устройство для приема и передачи дискретных сигналов, содержащее два идентичных приемопередающих блока, вход каждого из которых является его информа- 40 ционным входом, первый выход соединен с линией связи, а второй его выход является выходом принятой информации, а каждый из приемопередающих блоков содержит приемник, состоящий из дифференциально- 45 го усилителя, последовательно соединенные первый и второй резисторы, причем второй вывод второго резистора подключен к третьему его выводу и к общей шине, а 5 первый вывод второго резистора подключен к первому входу дифференциального усилителя приемника, и последовательно соединенные передатчик и согласующий резистор, второй вывод которого является 10 первым выходом приемопередающего блока и соединен с вторым входом дифференциального усилителя приемника, вход передатчика является входом приемопередающего блока, а выход его соединен с пер15 вым выводом первого резистора, отличающееся тем. что. с целью повышения достоверности передачи информации за счет непрерывного контроля исправности линии связи, введены в каждый приемопередающий блок последовательно соединенные дополнительный приемник, элемент ИЛИ. элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик, дешифратор, триггер и световой индикатор, второй вывод которого подключен к общей шине, ключ, первый контакт которого соединен с общей шиной, а второй его контакт с установочными входами счетчика и триггера, а в приемник-формирователь уровня сигнала, выход которого 30 соединен с вторым входом элемента ИЛИ, выход дифференциального усилителя приемника подключен к входу формирователя уровня сигнала, а дополнительный приемник выполнен идентично приемнику, первый и второй входы дифференциального усилителя дополнительного приемника соединены соответственно с вторым и первым входами дифференциального усилителя приемника, второй вывод первого резистора подключен к его третьему выводу, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и тактовый вход счетчика соединены с входом передатчика, а выход элемента ИЛИ подключен к второму выходу приемопередающего блока.
SU894685955A 1989-04-26 1989-04-26 Устройство дл приема и передачи дискретных сигналов SU1658410A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894685955A SU1658410A1 (ru) 1989-04-26 1989-04-26 Устройство дл приема и передачи дискретных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894685955A SU1658410A1 (ru) 1989-04-26 1989-04-26 Устройство дл приема и передачи дискретных сигналов

Publications (1)

Publication Number Publication Date
SU1658410A1 true SU1658410A1 (ru) 1991-06-23

Family

ID=21445066

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894685955A SU1658410A1 (ru) 1989-04-26 1989-04-26 Устройство дл приема и передачи дискретных сигналов

Country Status (1)

Country Link
SU (1) SU1658410A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Двухсторонн лини передачи. Радио. № 2. 1987, с. 59. *

Similar Documents

Publication Publication Date Title
KR940002717A (ko) 직렬 인터페이스 모듈 및 방법
US5132987A (en) Bidirectional communication line buffer apparatus
SU1658410A1 (ru) Устройство дл приема и передачи дискретных сигналов
JPS62159548A (ja) 直列デ−タ伝送回路装置
GB1394075A (en) Extendable mult'plexer
JPH0396144A (ja) データ伝送装置
SU1288920A1 (ru) Устройство дл контрол параметров сложных систем
WO2003032531A2 (en) Fiber optic conversion system and method
SU1441314A1 (ru) Устройство дл учета потреблени электроэнергии
GB2074426A (en) Logic circuitry for intercommunication between distant bus systems
SU1442997A1 (ru) Устройство дл сопр жени ЭВМ с абонентом по последовательному каналу св зи
SU943805A1 (ru) Устройство дл контрол системы телемеханики с решающей обратной св зью
JPH0625082Y2 (ja) 多重伝送装置
JPS5926683Y2 (ja) 短絡検出回路
SU1693611A1 (ru) Устройство дл сопр жени ЭВМ с линией св зи
SU1374268A1 (ru) Устройство дл приема и передачи информации
SU764143A2 (ru) Устройство дл приема и передачи сигналов посто нного тока по двухпроводной линии
SU843268A1 (ru) Приемопередатчик двоичных сигналов
SU642856A1 (ru) Устройство дл контрол дискретного канала св зи
SU928640A1 (ru) Многоканальный коммутатор
SU1524187A1 (ru) Устройство приемопередачи дл сети множественного доступа
SU1626403A1 (ru) Устройство дл определени потери достоверности при передаче цифровой информации по линии св зи
SU1275417A1 (ru) Устройство сопр жени с магистралью последовательного интерфейса
SU1279075A1 (ru) Анализатор состо ни канала св зи
SU1383508A1 (ru) Преобразователь последовательного кода в параллельный