SU1658145A1 - Four-input single-bit adder - Google Patents
Four-input single-bit adder Download PDFInfo
- Publication number
- SU1658145A1 SU1658145A1 SU884476179A SU4476179A SU1658145A1 SU 1658145 A1 SU1658145 A1 SU 1658145A1 SU 884476179 A SU884476179 A SU 884476179A SU 4476179 A SU4476179 A SU 4476179A SU 1658145 A1 SU1658145 A1 SU 1658145A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- inputs
- output
- input single
- bit adder
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл построени быстродействующих арифметических устройств ЭВМ и спецпроцессоров. Цель изобретени - упрощение сумматора. Сумматор содержит два элемента сложение по модулю 2 1, 2, мажоритарный элемент 3 и элемент И 4. имеет четыре входа 5-8 и три выхода 9-11. На входы сумматора подаютс двоичные переменные xi, X2, хз, х-, и на его выходах реализуютс логические функции fo. fi, f2, соответствующие сигналам суммы, младшего и старшего переносов. 1 ил., 1 табл.The invention relates to computing and is intended to build high-speed arithmetic devices of computers and special processors. The purpose of the invention is to simplify the adder. The adder contains two elements of addition modulo 2 1, 2, majority element 3 and element 4. It has four inputs 5-8 and three outputs 9-11. The binary variables xi, X2, xs, x-, and the logic functions fo are implemented at the inputs of the adder. fi, f2, corresponding to the sum, junior, and higher carry signals. 1 ill., 1 tab.
Description
5 Хгб5 hgb
ЁYo
3J°f ,3J ° f,
ОABOUT
отfrom
0000
Ј елЈ ate
Изобретение относитс к вычислительной технике и предназначено дл построени быстродействующих арифметических устройств ЭВМ и спецпроцессоров.The invention relates to computing and is intended to build high-speed arithmetic devices of computers and special processors.
Цель изобретени - упрощение сумма- тора.The purpose of the invention is to simplify the adder.
На чертеже представлена схема четы- рехвходового одноразр дного сумматора.The drawing shows a four-input single-bit adder circuit.
Сумматор содержит два элемента Сложение по модулю два 1 и 2, мажоритарный элемент (с порогом 2) 3, элемент И 4, четыре входа 5-8, выходы 9 суммы, выходы 10 и 11 младшего и старшего переносов,The adder contains two elements Modulo two and 1 and 2, the majority element (with a threshold of 2) 3, the element And 4, four inputs 5-8, outputs 9 sums, outputs 10 and 11 of the junior and senior hyphenation,
Четырехвходовый одноразр дный сум- матор работает следующим образом.The four-input one-bit adder operates as follows.
Из входы 5-8 подаютс двоичные переменные xi, Х2, хз, Х4 соответственно. На выходе 9 реализуетс логическа функци From inputs 5-8, binary variables xi, x2, xs, x4 are supplied, respectively. The output 9 is implemented logical functions
fo х1®х2фхэфх,fo x1®x2fhah,
соответствующа сигналу суммы. На выходе 10 реализуетс логическа функци corresponding to the sum signal. The output 10 is implemented logical functions
fl X1X2X3X4® М2 (X1, X2, ХЗ, Х),fl X1X2X3X4® M2 (X1, X2, X3, X),
соответствующа сигналу младшего переноса . На выходе 11 реализуетс логическа функци corresponding to the low carry signal. The output 11 is implemented logical functions
f2 X1X2X3X4,f2 X1X2X3X4,
соответствующа сигналу старшего переноса .corresponding to the senior carry signal.
Здесь М(х1,х2,хз,Х4) - функци мажори- тарного элемента (с порогом 2);Here M (x1, x2, xs, x4) is the function of the majority element (with threshold 2);
М2(Х1,Х2,ХЗ,Х4) M2 (X1, X2, X3, X4)
1, если Xi + Х2 + хз -I- X4 2 , 0, если xi + Х2 + хз + Х4 1. Значени логический функций, реализуемых четырехвходовым одноразр дным сумматором, представлены в таблице.1, if Xi + X2 + xs -I-X4 2, 0, if xi + X2 + xs + X4 1. The values of the logical functions implemented by the four-input single-bit adder are presented in the table.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884476179A SU1658145A1 (en) | 1988-08-26 | 1988-08-26 | Four-input single-bit adder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884476179A SU1658145A1 (en) | 1988-08-26 | 1988-08-26 | Four-input single-bit adder |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1658145A1 true SU1658145A1 (en) | 1991-06-23 |
Family
ID=21396470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884476179A SU1658145A1 (en) | 1988-08-26 | 1988-08-26 | Four-input single-bit adder |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1658145A1 (en) |
-
1988
- 1988-08-26 SU SU884476179A patent/SU1658145A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Nb 1575172, кл. G 06 F 7/50, 05.04.88. Авторское свидетельство СССР № 1479928, кл. G 06 F 7/50, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3932734A (en) | Binary parallel adder employing high speed gating circuitry | |
JPH0233174B2 (en) | ||
JPS595349A (en) | Adder | |
SU1658145A1 (en) | Four-input single-bit adder | |
JPS6240824A (en) | Synchronous type binary counter | |
US7039667B1 (en) | 4-2 compressor | |
SU1479928A1 (en) | Four-input single-bit adder | |
US7145978B2 (en) | High speed binary counter | |
SU1374216A1 (en) | Four-input one-digit adder | |
SU1488787A1 (en) | Four-input one-bit adder | |
GB1097085A (en) | Parallel arithmetic units | |
SU1730620A1 (en) | Multiinput single-digit adder | |
SU1417012A1 (en) | Four-input single-digit adder | |
RU1833859C (en) | Device for selection of symmetric boolean functions | |
SU1667054A1 (en) | Modulo three adder-multiplier | |
RU2047892C1 (en) | Device for calculation of symmetrical boolean functions | |
SU1388850A1 (en) | Device for modulo p addition and subtraction of numbers | |
SU124704A1 (en) | One-bit binary code-position adder of three numbers | |
RU2047894C1 (en) | Device for calculation of symmetrical boolean functions | |
SU1730621A1 (en) | Device for counting number of unities | |
SU1737446A1 (en) | Modulo ferma numbers adder | |
SU1432503A2 (en) | Modulo three adder | |
SU1401449A1 (en) | Switching network | |
SU1598172A1 (en) | Four-digit binary reversible counter | |
SU415807A1 (en) | MULTIFUNCTIONAL LOGICAL MODULE |