SU1624448A1 - Многоуровнева подсистема обработки прерываний - Google Patents

Abstract

Изобретение относитс  к средствам вышслительной техники и может быть использовано при создании мультипроцессорных систем, R частности управл ющих мультипроцессорных систем повышенной надежности. Цель изобретени  - повышение быстродействи  при идентификации и обслуживании экстренных запросов. Подсистема содержит контроллеры прерываний, системный блок прерываний, содержащий контроллер прерываний, мультиплексор , шифратор и блок пам ти.и ретрансл торы 7, каждый из которых содержит элемент задержки, элемент И-ИЛИ, демультиплексор, дешифратор, счетчик, элемент ИЛИ и инвертор. Подсистема обработки прерываний обеспечивает обработку запросов прерываний каждого из процессоров системы, работающих в автономных режимах , и обработку запросов прерывани  системы в процессоре. При этом подсистема обеспечивает идентификацию запроса в минимальное и гарантированное при любых услови х работы системы врем . 3 ил. с S / с

Description

Изобретение относитс  к средствам вычислительной техники и может быть использовано при создании мультипроцессорных систем, л частности упрагш кш(их мультипроцессорных систем повышенной надежности.

Пель изобретени  - повышение быстродействи  при идентификации и обслуживании экстренных запросов прерывани  и расширени .

На фиг. 1 представпена гопопоги- ческа  структура мультипроцессорной системы реального времени, и составе которой функционир;с 1 многоуровнева  подсистема обр го:ы прерываний} на фиг. 2 - функциональна  схема подсистемы обработки прерываний; на фиг. 3 - функциональна  схема системного блока прерываний.

Мультипроцессорна  система (фиг.1) содержит процессоры 1, системное запоминающее устройство 2 С ЗУПВ) , блок 3 управлени  обгшми ресурсами 3,системный блок 4 прерываний, системную магистраль Ь.

Подсистема обработки прерываний (фиг.2) содержит системный блок 4 прерываний, сие темпvn магистраль 5, контроллеры npept i .iHibi Ь, ре i ран00

316

сл горы /, каждый in которых содержи элемент 8 , тдемемп И-ИЛ11 9, демупьтиплексор 10, дешифратор 11, счетчик 17, -элемент НИИ 13 и инвертор 14.

Подсистема содержит группу входов 15 подсистемы дн  ткстренных чапро- сок, пыход 16 чапрета смени задатчи- ка подсистемы группы входов 17 текущих запросов подсиггемм, тины 18 данных подсистемы, пходы 14 подтверждени  запроса подсистемы, выходы 20 общего запроса подсистемы.

Системный блок прерывании (Лиг.З) содержит контроллер прерывании 71, мультиплексор 2, шифратор 3, блок 24 пам ти.

Годсис тема обработки прерывании функционирует в составе мультипроцессорной сие темы и обеспечивает ее оффективную работу в масштабе реального времени. Мультипроцессорна  система (еЪиг.1) состоит из процессоров Koiopbie в зависимости от ее конкретно го использовани  могут быть, как центральными процессорами, образующими вычислиiельную подсистему, так процессорами ввода-вывода , образующими подсис ему ввода-вывода в любом соотношении сисюмнгго запоминающего устройства 7 произвольной выборки, используемого в режиме коллек швного доемупа, блока 3 управлени  общими ресурсами, который выполн ет Мнкции сиеiемного арбитра и обеспечивает доступ любого HI процессоров 1 к общесистемным ресурсам в соответствии с установленной структурой приоритетов системный блок 4 прерываний и магистраль 5, котора  объедин ет пге устройства системы по магпс1ральному принципу.

Подсистема обработки прерываний (фиг.2) и apxiiTiKiype мультипроцессоной системы  вл етс  функционально законченным структурным элементом, обеспечнтющим поддержку режима реального времени, по существу и определ емс  vponenb управл ющих функции всей системы. Географически блоки подсистемы обработки прерывани рассредоточены но устройствам системы , однако е шн т во их назначени , взаимосв зи и взаимодействие определ ют их (Ъ нкцпонадьное и структурное единство и выделение в самосто тельную потсиг г CMV

0

5

0

5

0

5

0

45

ЬО

5

Основными (b v нкпнчми подсистемы рлбогки прерывании  вл емс  лоспри - .ие Kiiipnc in i pi-рын 1Ч1Ы, K roptu инициирую TI   и) ж in п но HI врем ьи при возпикнон нпи опрс ттг i лньг- событии либо во внешней . редз вм-шппьи усг- роигтвами, гчбо в сие ге шоп ср де сис- 1емшгми средствами, о раооткп запросов в соогветгтнин i впогенной структурен приоритетов тан г в iр рыва- ний, причем кгм ши из контроллеров 6 пргрынаний и контроллер 21 лреры- вании имею) свою cipyKivpy приоритетов , формирование Г, гттстемного запроса в процессгр 1, нахо, TFUH JCH в систе пшм режиме, ч чокс,лг НРХ пищи х запросов в ры , наход - |диес  Р ачтономннч рекима, .тгпри-  тие и рагпргдет те гигнапов под- твер ь1ени  прерывт.ш  г пре есеоров 1, шгработ1а и i ° т да с средствам процессоров 1 интерфейсных нчи вноин- герфенгних BPKiopo} прерываний, а таьже обегпеч ни( вложенное т и пре- рыв, нип.

Ii i б г4ем слула с Fot временное гь и успе тбработки i т-шо-лнбо из сов п н рычанш каким- гиб i upoi tcC i- ром 1 м; iiir lJdu С ОРИОН системы, если дл  т 1 ,у( |с  дос к ei п;е- сис i -МЧС ) s vp if, з linear г с i лук- iipnopnieioB id o.jci1 в i АДОМ кошргл ере i p i i H(MMIH - и т лепной ступени обработки, м i pyRiypbi приоритетов процессоров 1 eirci Mbi л блоке упр влепи i61 ими ресурсами 3- на BII рои гтугтчи обрабоПчн и от с ос т о-им  cue i емы на таи с « момент времени, i oiopoe в г IT, r и in оце с сорной cncie e рет,ного i pi менг непредсказуемо в каждый i юдуюнм .ент времени.

При ,-1 с 11 ои прив  ке , ч i г-пибо запроса прерчв 1пи ЧГ-IPI одт н из ь он i рол перов npr miii (например , пхол ии н в с глт npi цегсорч) v KcnnpeiiioMV npoiitcrp- систем нсВОЗМС Т1 С I 1) 14 Г ТТЧ Н411

нос чиним,) IT ьое в г °с г к зтппо- сл Л и , ее ти т м-iMf нт ч 1мт е1 чч запроса на MI- i с i ра 1ь р |бптае т пр ГГ тро- цессор,т о процесс р,обрт ттн лкгшп  - прос ,лол-кеь т ыпо ни i г, процедур ia MC iисjрч ur, причем %сгех j ix тт полностью завит, ч р тотно чечи  приоритетов огт и % , i также др гц чроци ( in, ггрртечлут1 / в Д1ЧЧЫИ момент н iai не 1 таль   чтетности , если приоритет работающего процессора ниже, то врем  обработки запроса прерывани  увеличиваетс  на врем  захвата магистрали, если выше врем  увеличиваетс  на неопределенную величину.

Подсистема обработки прерываний позвол ет обрабатывать определенные типц запросол на прерывание с минимальными временными задержками. Подсистема содержит шесть активных узл контроллеров прерываний, способных непосредственно воспринимать запросы и осуществл ть их приоритетный анализ. Сигналы запросов прерываний поступают на запросные входы 15, 17 контроллеров. В пределах каждого контроллера приоритет запроса определ етс  номером запросного входа на который он поступает, самый высокий приоритет имеет первый вход, самый низкий - последний. Конкретное распределение этих сигналов определ етс  дл  каждой конкретной системы в соответствии с их значимостью , как это обычно прин то. Однако распределение сигналов запросов по контроллерам подсистемы имеет следующие особенности.

На запросные входы контроллеров 6 подключены группы запросов, которые инициируютс  событи ми регул рного характера, как вс внешней управл емой среде, так и в системной среде. Эти запросы обрабатываютс  тем процессором 1, и состап которого входит контроллер 6. Обработка выполн етс  с внеингерфенсным вектором , а подпрограммы обработки размещаютс  во внутренней пам ти процессора 1. Как правило, обработка таких запросов не требует обращени  к общесистемным ресурсам, поэтому врем  обработки полностью определ етс  приоритетом запроса в контроллере 6. Если же дл  обработки запроса прерывани  требуетс  доступ к общесистемным ресурсам, то и в этом случае врем  реакции системы на запрос не увеличиваетс , так как обрабатываетс  прерывание с внеинтерфейсным вектором . Однако, при этом возможно увеличение времени выполнени  подпрограммы обработки прерывани 7 св занное с необходимостью выполнени  процедуры захвата магистрали 5 через блок 3 управлени , но поскольку на запросные входы контроллеров 6 подключают

-

10

15

20

25

624448

с  только запросы регул рных сооытип, то это обсто тельство легко учесть при распределении приоритетов.

При поступлении на вход 17 запроса контроллер 6 в соответствии с вложенной структурой приоритетов формирует на своем выходе сигнал, который через ретрансл тор поступает на выход 20. При поступлении с входа 19 сигнала подтверждени  прерывани , который через ретрансл тор 7 приходит на вход контроллера 6,последний выставл ет на шине данных вектор прерывани , прин в вектор прерывани , процессор 1 выходит на подпрограмму обработки.

На запросные входы контроллера 21,

вход щего в состав системного блока 4 прерываний, подключены запросы прерываний инициируемые событи ми нерегул рного характера, которые должны обрабатыватьс  с минимально возможными задержками. Запросы могут формироватьс  как   системной среде, так и в среде управл емых объектов, как правило эти событи  идентифицируютс  с аварийными состо ни ми. В объекте управлени , например, это может быть критическое состо ние объекта , когда необходимо с максимальной скоростью выполнить действи , предотвращающие аварию объекта.

При поступлении сигнала запроса прерывани  на соответствующий вход 15 контроллера 21 последний в соответствии с вложенной структурой приоритетов фор -гирует на своем выходе сигнал общего запроса, кото- 40 рый поступает на вход чтени  блока 24, на другие входы блока 24 поступают сигналы разрешени  доступа к общественным ресурсам с системной магистрали 5, которые формируютс  в 45 блоке 3 управлени  общими ресурсами и определ ют номер процессора 1, активного в данный момент на магистрали 5. Таким образом, в соответствии с кодовой таблицей, зашитой в блоке 24, сигнал общего запроса с входа поступает на тот из выходов, который определен кодом на общей магистрали, одновременно на выходе блока 24 по вл етс  активный сигнал, который, поступа  на вход блока 3 управлени  общими ресурспми, блокирует на врем  возможность смены активного на магистрали 5 процессора 1. Благодар  этому сигналу иск30

35

50

55

лючаетг  потер  в системе запроса прерывани  по причине совпадени  во времени процессов обработки запроса на первой стадии и смены активного на магистрали 5 процессора 1 далее, когда активный процессор 1 примет вектор прерывани  и выйдет на подпрограмму обработки, он установит монопольный режим, при котором смена активного процессора 1 невозможна в течение всего времени обработки , необходимость в сигнале запрета отпадает.

С одного из выходов блок  24 сигнал общего запроса поступает через ретрансл тор 7 в активный процессор 1. Последний формирует сигнал подтверждени , который поступает на соответствующий в-ход мультиплексора 22 в системном блоке 4 прерываний.

На адресные входы мультиплексора 22 поступает двоичный код с выхода шифратора 23, входы последнего подключены к лини м общей магистрали , поэтому двоичный код на выходах отражает номер активного процессора 1. Таким образом, сигнал проходит на выход мультиплексора 22, с которого поступает на вход контроллера 21. По этому сигналу контроллер 21 выставл ет на шину данных вектор прерывани , который и воспринимаетс  активным процессором 1, так как именно он подключен к магистрали 5.

Ретрансл торы 7 предназначены дл  выбора и передачи сигналов с входов 19, распределени  и передачи сигнало на выходы 20 и обеспечени  режима вл женных прерываний при подключении блока 4 прерываний. Входными сигналами дл  каждого ретрансл тора 7  вл ютс  сигналы общего запроса с системного блока 4 прерываний и с собственного контроллера 6 прерываний, причем первый поступает через элемен 8 задержки на третий вход, а второй на первый вход элемента Н-ИЛИ 9. Сигнал запроса с системного блока 4 прерываний поступает также на вход пр мого счета счетчика 12, устанавлива  его Первый выход в состо ние 1. В результате на выходе элемента ИЛИ также установитс  уровень 1, который разрешит прохождение сигнала с элемента 8 задержки через элемент И-ИЛИ 9. А уровень О с выхода инвертора 14 одновременно запретит прохождение

0

5

0

0

5

5

0

5

сигналов запроса с контроллера 6. Таким образом, сигнал запроса прорываний с системного блока 4 прерываний получает приоритет по отношению к запросу с контроллера 6 и поступает через элемент И-ИЛИ 9 на выход 20, сигнал подтверждени  с входа 19 поступает на демультиплексор 10, пер- .выи выход которого подключен к входу .контроллера 6, а второй - к входу системного блока 4. При этом, если запрос поступил с системного блока 4, то уровень О на выходе инвертора 14, подключенного к упраш1 юще,му входу демультиплексора 10, включит канал вход-выход 2 демультиплексора 10 и сигнал поступит на системный блок 4 прерываний.

Уровень О с лихо/та инвертора 14 поступает также ил управл ющий вход дешифратора 11, разреша  его работу, входы которого под; люмены па шину данных процессора, дешиЛратор 11 настроен на код соответствующий команде окончани  подпрограммы обработки прерывани . Таким образом, после обработки прерывани  последн   команда в подпрограмме улавливаетс  дешифратором 11 и сигнал с его выхода поступает на вход, обратного счета счетчика 12, обнул   его выходы и,

следовательно, восстанавлива  каналы контроллера 6.

Счетчик 12 и элемент ИЛИ 13 позвол ют обеспечить вложенность прерываний с системного бпока 4. Так, если во врем  обработки запроса с системного блока 4 поступает еще запрос, то код на выходе счетчика 12 автоматически увеличиваетс  на единицу, удерживал состо ние выхода элемента ИЛИ 13. После обработки нового запроса через дешифратор 11

счетчик 12 уменьшит код на единицу, сохранив при этом состо ние вмхода элемента ИЛИ 13, и только после об- работки первого запроса окончательно сброситс , отключив системный блок 4.

Подсистема обработки прерываний обеспечивает обработку запросов.прерывани  каждого ич процессоров 1 системы, работаю:чих в автономных режимах и обработку запросов прерывани  системы в процессоре 1, выполн ющем в данный момент функции контроллера системы (т.е. работающего и системном режиме). При этом

обеспечивает идет т шкадню запроса. поступающего на сист мный биок 4 прерываний , в минимальное и гарантированное при любых услови х работы системы врем , так как запрос обслуживаетс  процессором 1, включенным в данный момент на магистраль 5 (отсутствуют процедуры выбора процес о- ра и захвата магистрали).

Claims (1)

1. Формула изобретени 

   Многоуровнева  т:о;гснот.ема обработки прерываний, содержаща  группу контроллеров прерываний,группы запросных входов каждого из которых  вл ютс  группами входов текущих запросов прерывани  подсистемы, входы-ньгходы данных контроллеров прерываний групп  вл ютс  шинами данных подсистемы, отличающа с  тем, «то, с целью повышени  быстродействи  при идентификации и обслуживании экстренных запросов прерывани , в нее введены системный блок прерывании,содержащий контроллер прерываний,мулыипленсор, шифратор и бпок пам ти и группу ретрансл торов , каждый и которых содержит элемент задержки,племент И-ИЛИ,лемут типлексор,дешифратор, счетчик, элемент ИЛИ и инвертор, причем группа запросных входов контроллера прерываний системного блока прерываний  вл етс  группой входов подсистемы, дл  экстренных запросов прерывани  группа входов-выходов данных контролперл прерываний системного блока прерываний соединена с шиной данных подоис- ;емы, дл  подключени  к системной магистрали, входы шифратора и адресные входы бчока пам ти системного блока прерываний  вл ю1с  входами идентификации задагчнка подсистемы дл  подключени  к системной магистрали, коюрые подключены к входу разрешени  доступа шины управлени  общими ресурсами подсистемы дл  подключени  к системной магистрали , каждый выход группы выходов блока пам ти сие-томного блока прерываний подключен в соответствующем ретрансл торе группы к суммирующему

   5

   0

   0

   входу счетчш-а и через чломент задержки i первом1; входу элемента И-ИЛИ, выход блока пам ти системного блока прерываний  вл етс  выходом запрета смены задагчика тодсис- темы и подым 1 н ь одноименному выходу шины упр. общими ресурсами подсистемы дл  подключени  к системной магистрали, каждый BXIл группы инсн рмлнло чигх входов мультиплексора системного блоьа прерываний подсистемы с, .лен с первым выходом демулътиплексора соответствующего ретр нсп тора группы, вькоды шифратора в системном блоке прерываний соединены с адресными входами мультиплексора, вых, ьоторпго подключен к входу подтверждени  преры- взни  контрогпера прерываний системного блока прерывании, выход общего запроса o-ropoio соединен с входом чтени  блока пам ти системного блока прерывании, выходы обгт х запросов каж- 5 AOI о контроллера прерь.ваний группы соединены с вторыми г:- одами эпемен- тов П-ИЛИ соотве i e TBVJOIHHX ретрансл торов группы, PTOJ он Birxo.n демульти- ппексора каждого ретрансл тора групп д подключен к входу подтверждени  прерывани  одноименного контроллера прерывани  группы, информационные входы дешифратора л г- i-стом ретрансл торе группы погкдю ч I M к шине данных общей магистрали, выход дешифратора подключен к входу вычитани  счетчика своего ретрансл тора группы , выходы которого соединены с входами элемента ИЛИ, выход которого подключен к rpi члемен га И-ИЛН и входу инвертора свое-то ре- трансп торл rjiynni-i, лихом инвертора соединен CTpoOiiiiyiiir nt )с:одом дсишгЬ- ратора с входом выбора каната де- мультиплексора и с 1ч гпоргым входом элемента Н--ИЛН (.волг о , тракот тора группы, выхо/ .-leMiH 1 Г-НЛН каждого ре i рансч тора группы гпп счс.  дом обиет о -i трО 1 :TV ncjer t-:, каждый вход под : веп л-, . in-1 Т роса которой соединен с информационны) дему.чг.т ипл ч.ег p,i ;; ченпс т ре т рансл т ора n-vrii,,

   5

   0

   5

   0

   Фш.

   t

   и

   Httl

     тз

   17

   im

   /7

   HOS

   Фиг.З