SU1622951A1

SU1622951A1 - Device for transceiving discrete data

Info

Publication number: SU1622951A1
Application number: SU884494492A
Authority: SU
Inventors: Виталий Петрович Шупов; Евгений Иосифович Комский; Павел Викторович Крутов
Priority date: 1988-10-17
Filing date: 1988-10-17
Publication date: 1991-01-23

Abstract

Изобретение относитс к радиотехнике и может быть применено при передаче и приеме цифровой информации , представленной в виде последовательности электрических сигналов, модулированных по длительности, при сборе данных с подвижных транспортных средств и стационарных объектов в автоматизированных системах управлени транспортными процессами с использованием проводной или ближней индуктивной св зи„ Цель изобретени - повышеннз достоверности обмена информацией Устройство содержит на передающей стороне элементы И 1 и 2, усилитель 3 мощности, генератор 4 импульсов , делитель 5 частоты на два, элемент ИЛИ 6, коммутатор 7 кода, состо щий из счетчика 8 разр дов и мультиплексора 9, а на приемной стороне - формирователь 11, блок 12 выделени конца разр дов, блок 13 задержки , регистр 14 сдвига, генератор 15 импульсов, счетчик 16 и дешифратор 17, а также канал 10 св зи. Увеличение достоверности обмена информацией достигаетс за счет исключени приема неопределенных или ложных разр дов передаваемой информации„ 2 ил о (ЛThe invention relates to radio engineering and can be applied when transmitting and receiving digital information, presented in the form of a sequence of electrical signals modulated in duration, when collecting data from mobile vehicles and stationary objects in automated systems for managing transport processes using wired or near inductive communication “The purpose of the invention is to increase the reliability of information exchange. The device contains elements And 1 and 2 on the transmitting side; 3 power, 4 pulse generator, frequency divider 5 by two, element OR 6, code switch 7, consisting of a counter of 8 bits and multiplexer 9, and on the receiving side - driver 11, block 12 of the end of bits, block 13 delays, shift register 14, pulse generator 15, counter 16 and decoder 17, as well as communication channel 10. The increase in the reliability of the exchange of information is achieved by eliminating the reception of unspecified or false bits of the transmitted information.

Description

подсчета числа импульсов от генератора 15 счетчиком 16 и дешифровки этого числа дешифратором 17 за период между сбросовыми импульсами на выходеcounting the number of pulses from the generator 15 by the counter 16 and deciphering this number by the decoder 17 for the period between the waste pulses at the output

Устройство передачи и приема дискретной информации, содержащее наA device for transmitting and receiving discrete information containing

блока 13, который осуществл ет задержуg передающей стороне генератор импульсов, ку импульса с выхода блока 12 на вревьгход которого соединен с первым входом делител частоты на два, второй вход которого соединен с выходом элемента ИЛИ, усилитель мощности, выход которого соединен с входом канала св зи, коммутатор, выполненный в виде мультиплексора и счетчика разр дов, выходы которого подключены к входам мультиплексора, выходы которого вл ютс выходами коммутатора, входом которого вл етс вход счетчика разр дов , первый выход коммутатора соединен с первым входом первого элемента И, второй выход коммутатора соединен с первым входом второго элемента И, выходы элементов И соединены с входами элемента ИЛИ, на приемной стороне - последовательно соединенные формирователь, блок выделени unit 13, which delays the transmitting side of the pulse generator, a pulse from the output of unit 12 to the vlyhod of which is connected to the first input of a frequency divider by two, the second input of which is connected to the output of the OR element, the power amplifier whose output is connected to the input of the communication channel a switch made in the form of a multiplexer and a bit counter, the outputs of which are connected to the inputs of a multiplexer whose outputs are the outputs of a switch whose input is the input of a bit counter, the first switch output a is connected to the first input of the first element AND, the second output of the switch is connected to the first input of the second element AND, the outputs of the elements AND are connected to the inputs of the OR element, on the receiving side - serially connected shaper, the allocation unit

м , достаточное дл записи и сдвига информации в регистр 14,m, sufficient for recording and shifting information in register 14,

За врем разр да Лог. О число импульсов, поступившее на счетчикDuring the discharge log. About the number of pulses received by the counter

16, меньше некоторого числа М и на выводе дешифратора 17 сигнал отсутствует . За врем разр да Лог. 1 число импульсов больше такого числа М и на выходе дешифратора 17 сигнал имеетс . В конце каждого разр да принимаемого сигнала происходит сдвиг информации вправо в регистре 14, так что к концу цикла приема п разр дов информации запишутс в п разр дах ре- гистра tA.16 is less than a certain number M and there is no signal at the output of the decoder 17. During the discharge log. 1 the number of pulses is greater than such a number M and there is a signal at the output of the decoder 17. At the end of each bit of the received signal, information is shifted to the right in register 14, so that by the end of the receive cycle, n bits of information will be recorded in n bits of the tA register.

Каждый разр д передаваемой информации представл ет собой сочетание паузы и импульса одинаковой длительности , которые сами по себе подверженыЮ конца разр дов, блок задержки, счет- вли нию дестабилизирующих факторов (типичный вид импульсов, поступающих на вход формировател 11 приемника Зу показан на фиг„ 2д), сочетание же паузы и импульса (фиг, 2е), т.е. длительность разр да, не зависит ни от уровн срабатывани формировател 11, ни от других параметров приемопереда35Each bit of information transmitted is a combination of a pause and a pulse of the same duration, which themselves are subject to the end of the bits, the delay unit, the counting effect of destabilizing factors (a typical type of pulses fed to the input of the former 11 of the receiver Zu is shown in FIG. ), the combination of the pause and pulse (FIG. 2e), i.e. the duration of the discharge does not depend on the response level of the driver 11 or on other parameters of the transceiver35

чик и дешифратор, а также генератор импульсов и регистр сдвига, вход формировател соединен с выходом канала св зи, выход генератора импульсо соединен со счетным входом счетчика, отличающеес тем, что, сa pulse and a decoder, as well as a pulse generator and a shift register, the driver input is connected to the output of the communication channel, the pulse generator output is connected to the counter input of the counter, characterized in that

целью повышени достоверности обмена информацией, на передающей стороне выход генератора импульсов соединенto increase the reliability of information exchange, on the transmitting side, the output of the pulse generator is connected

ющего устройства, и можно записать, что ТЦ «Тп р , a T°tp с Тп°р, где Т Прр , Тщ. - длительность разр дов Лог„ 1 и Лог. (Г на выходе передатчика 1; Тцр , Т „р - длительность разр дов Лог, 1 . О на выходе формировател 2. Это обсто тельство позвол ет по сравнению с прототипом уменьшить отношение длитель- ности разр да 1 Лог. t к длительности разр да Лог, 0 с 3 по 2 иdevice, and it can be written that TC “Tp p, a T ° tp with Tp ° p, where T Prr, Tsh. - the duration of the bits Log 1 and Log. (G at transmitter output 1; TCp, T „p is the duration of bits Log, 1. O at the output of shaper 2. This circumstance allows in comparison with the prototype to reduce the ratio of the duration of bit 1 Log. T to the duration of discharge Log, 0 from 3 to 2 and

Claims

Invention Formula

A device for transmitting and receiving discrete information containing

transmitting side pulse generator

whose input is connected to the first input of a frequency divider by two, the second input of which is connected to the output of the OR element, the power amplifier whose output is connected to the input of the communication channel, a switch made in the form of a multiplexer and a bit counter, the outputs of which are connected to the inputs of the multiplexer, the outputs of which are the outputs of the switch, whose input is the input of the bit counter, the first output of the switch is connected to the first input of the first And element, the second output of the switch is connected to the first input of the second element and And, the outputs of the elements And are connected to the inputs of the element OR, on the receiving side - serially connected shaper, block allocation

end of bits, delay block, counting

a pulse and a decoder, as well as a pulse generator and a shift register, the driver input is connected to the output of the communication channel, the output of the pulse generator is connected to the counter input of the counter, characterized in that

the end of the bits, the delay unit, the counting goal of increasing the reliability of information exchange, on the transmitting side, the output of the pulse generator is connected

with the second input of the first element

And, the output of the frequency divider into two is connected to the second input of the second element And, the output of the element OR is connected to the input of the power amplifier, and the input

the switch, on the receiving side, the output of the bit allocation end unit is connected to the first input of the shift register, the second input of which is connected to the output of the decoder.