SU1605310A1 - Дельта-кодер - Google Patents
Дельта-кодер Download PDFInfo
- Publication number
- SU1605310A1 SU1605310A1 SU884409139A SU4409139A SU1605310A1 SU 1605310 A1 SU1605310 A1 SU 1605310A1 SU 884409139 A SU884409139 A SU 884409139A SU 4409139 A SU4409139 A SU 4409139A SU 1605310 A1 SU1605310 A1 SU 1605310A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- approximator
- switch
- selector
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и технике св зи. Его использование в системах передачи информации позвол ет повысить точность преобразовани за счет снижени шумов перегрузки по крутизне. Дельта-кодер содержит генератор 1 тактовых импульсов, вычитатель 2, двухуровневый квантователь 3, аппроксиматор 4 и селектор 5 пачек символов. Благодар введению сумматора 6, источника 7 посто нного напр жени , переключател 8 и ключевого элемента 9 в дельта-кодере помимо обычной адаптации шага квантовани (в аппроксиматоре) осуществл етс дополнительно не св занное с ней изменение сигнала аппроксимации в случае обнаружени перегрузки по крутизне. 2 ил.
Description
о
сд со
Изобретение относитс к вычислительной технике и технике св зи и может быть иснользовано в системах передачи информации, например, цифровых каналов служебной св зи радиорелейных и тропосферных систем св зи.
Цель изобретени - повьшение точности преобразовани за счет снижени шумов перегрузки по крутизне.
На фиг,1 представлена блок-схема дельта-кодера; на фиг,2 - временные диаграммы его работы.
Дельта-кодер содержит генератор 1 т.актовых импульсов, вычитатель 2, двухуровневый квантователь 3, аппрок- симатор 4, селектор 5 пачек символов, сумматор 6, источник 7 посто нного напр жени , переключатель 8 и ключевой элемент 9,
Аппроксиматор 4 в простейшем случае представл ет.собой интегратор. Селектор 5 пачек символов может быть выполнен -на регистре сдвига и элементе эквивалентности.
Дельта-кодер работает следующим образом
Входной аналоговый сигнал U(t) (фиг,2а) поступает на первый вход вы- 1чита,т.ел 2, на второй вход которого подаетс аппроксимирующее напр жение и (t) (фиг,2а) с выхода сумматора 6, Сигнал разности U(t) - U(t) с выхода вычитат ел 2 подаетс на информационный 8ход двухуровневого квантовател 3, тактируемого с генератора 1 тактовых импульсов. На выходе двухуровневого квантовател 3 будет фор- мироватьс последовательность информадионных импульсов (фиг,26), представл юща собой поток единиц и нулей в моменты времени, определ емые тактовой частотой генератора 1: Уррг вень логической. 1 или логического О на и 1ходе двухуровневого квантовател 3 определ етс знаком поступающего на его вход разностного сиг- .нала. Сформированна информационна последовательность с выхода двухуровневого квантовател 3 поступает на вход аппроксиматора 4, информационный вход селектора 5 пачек символов и на управл ющий вход переклк)ча1 ел 8, На выходе аппрок;симатора 4 формируетс напр жение U (t) (фиг,2а), причем в, eXfeMe дельта-кодера предусмотрено, чте уровню логической единицы (наличие импульса) в 1Шформационной последовательности на выходе дельта-кодера
0
5
0
5
0
5
0
5
0
5
соответствует увеличению аппроксимирующего напр жени на выходе аппроксиматора 4,.а уровню логического нул (отсутствие импульса) - уменьшение аппроксимирующего напр жени ,
Аппроксиматор 4 может быть как с измен емыми параметрами (адаптацией шага квантовани ), так и с.посто нными . На фиг,2а в качестве примера временные диаграммы приведены дл случа , когда используетс аппроксиматор с посто нными параметрами.
Если число подр д идущих одинаковых символов (единиц или нулей) в информационной последовательности, подаваемой на информационньй вход селектора 5 17ачек символов, превысит заданную величину п, то на его выходе по витс уровень логической единицы, во всех остальных случа х на выходе селектора 5 пачек символов присутствует уровень логического нул (фи, 2в), Число п выбираетс в пределах от 2 до 5 в зависимости от тактовой частоты генера:тора 1, На временных диаграммах фит,2 п прин то равным 4,. На управл кщий вход переключател 8 подаетс информационна последовательность импульсов с выхода двухуровневого квантовател 3, а на первый и второй информационнью входы - ; одинаковые по абсолютной величине посто нные напр жени положительной и отрицательной пол рностей соот-. ветственно от источника 7 посто ннох-го напр жени (фиг,2г). На выходе переключател 8 присутствует посто нное напр жение заданной величины U. положительной или отрицательной по- i л рности в зависимости от того, какой уровень - логической .единицы ium-ло гического нул - был в этот момент на его управл ющем входе, В случае, если это бьта единица, на вькоде переключател по витс напр жение +U, а в случае нул -U (фиг.2д). Величина U устанавливаетс в зависимости от тактовой частоты генератора 1 и типа ап- .прокс;иматЬра 4, используемого в дельта-кодере .
Далее сигнал с выхода переключател 8, играющего роль преобразовател пол рности, поступает на информационный вход ключевого элемента 9, на управл ющий вход которого подаетс : сигнал с выхода селектора 5 пачек символов (фиг,2в), В случае, если им была зафиксирована перегрузка (число
516
подр д идущих одинаковых символов в информационной последовательности превысило число 4) и на выходе его присутствует уровень логической единицы , вл ющийс открьшающим дл эле- мент 9, то сигнал с выхода переключател S через элемент 9 .поступает на второй вход сумматора 6. Если перегрузка отсутствует и на выходе се- лектора 5 пачек символов - уровень логического нул , то элемент 9 запер и сигнал на его выходе и втором входе сумматора 6 отсутствует (фиг,2е).
С выхода элемента 9 сигнал смеще- ни (фиг,2е) подаетс на второй вход сумматора 6, на первый вход которого поступает напр жение с аппроксимато- ра 4. Сигнал на выходе сумматора 6 (фиг.2а) представл ет собой сумму сигнала с выходов аппроксиматора 4 и элемента 9.
Таким образом, на второй вход вы- читател 2 поступает сигнал, представл ющий собой напр жение с выхода аппроксиматора 4, дополненное в слу- чае возникновени перегрузки посто нным напр жением необходимой пол рности с выхода источника 7 посто нного напр жени . На фиг,2.дополнительный сигнал выделен штриховкой.
Дельта-декодер, соответствующий рассматриваемому дельта-кодеру, идентичен .по своей работе и составу его местному -декодеру, состо щему из ап- проксиматрра 4 селектора 5 пачек символов, сумматора 6, источника 7 посто нного напр жени , переключател 8 и ключевого элемента 9.
Таким образом, в дельта-кодере по
вышаетс точность аппроксимации за счет того, что помимо обычной адаптаб
дни шага квантовани в аппроксикато- ре осуществл етс дополнительное и не св занное с ней изменение сигнала аппроксимации в случае обнаружени перегрузки по крутизне.
Claims (1)
- Формула изобретенип5 05 о0Дельта-кодер, содержащий вычита- тель, первый вход которого вл етс входом дельта-кодера, выход вычитате- л соединен с информационным входом двухуровневого квантовател , генератор тактовых импульсов, выход которого подключен к тактовому входу двухуровневого квантовател , выход которого соединен с входом аппроксиматора , информационным входом селект.ора пачек символов и вл етс выходом дельта-кодера, отличаю щий- с- тем, что, с целью повышени точности преобразговани sa счет снижени шумов перегрузки по крутизне, в дельта-кодер введены сумматор, ключевой элемент, переключатель и источник посто нного напр жени , первый и второй выходы которого соединены с соответствующими информационными входами переключател , управл ющий вход которого подключен к выходу двухуровневого квантовател , тактовый вход селектора пачек символов подключен к вьпсоду генератора тактовых импульсов, выходы переключател и селектора пачек символов соединены соответственно с информационным и управл ющим входами ключевого элемента, выход которого и выход аппроксиматора подключены к п ервому и второму входам сумматора , выход которого соединен с : вторым входом вычитател .Фи.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884409139A SU1605310A1 (ru) | 1988-04-14 | 1988-04-14 | Дельта-кодер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884409139A SU1605310A1 (ru) | 1988-04-14 | 1988-04-14 | Дельта-кодер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1605310A1 true SU1605310A1 (ru) | 1990-11-07 |
Family
ID=21368287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884409139A SU1605310A1 (ru) | 1988-04-14 | 1988-04-14 | Дельта-кодер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1605310A1 (ru) |
-
1988
- 1988-04-14 SU SU884409139A patent/SU1605310A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР tf 661789, кл. П 03 М 3/02, 1977. Авторское свидетельство СССР № 1290528, кл. П 03 М 3/02, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4209773A (en) | Code converters | |
US3761841A (en) | Servobalanced delta modulator | |
US3723909A (en) | Differential pulse code modulation system employing periodic modulator step modification | |
SU1605310A1 (ru) | Дельта-кодер | |
US4287595A (en) | Adaptive delta-modulation network | |
US4507792A (en) | PCM Encoder conformable to the A-law | |
GB1588219A (en) | Conversion of analogue signals to digital signals | |
US4321685A (en) | Circuit for reducing the limit cycle in a digital filter | |
JPH0578104B2 (ru) | ||
US4057797A (en) | All digital delta to PCM converter | |
SU1152000A1 (ru) | Генератор периодических колебаний | |
JP2001077692A (ja) | D/a変換回路 | |
JPS6142895B2 (ru) | ||
ES8206073A1 (es) | Un convertidor interpolativo de analogico a digital | |
SU1510090A2 (ru) | Дельта-модул тор | |
Goodman | A digital approach to adaptive delta modulation | |
SU1200427A1 (ru) | Устройство цифрового декодировани информации | |
SU1367160A1 (ru) | Устройство дл передачи сигналов с периодической коррекцией | |
SU1543547A1 (ru) | Дельта-модул тор | |
SU1624696A1 (ru) | Устройство дл кодировани аналоговых сигналов | |
SU1197119A2 (ru) | Устройство дл блочной синхронизации цифровой системы передачи | |
SU982193A1 (ru) | Устройство дельта-модул ции с двойным интегрированием | |
JP2958220B2 (ja) | 位相信号変換方法及び位相信号変換器 | |
SU1552397A1 (ru) | Устройство дл демодул ции цифровых сигналов с частотной модул цией | |
SU1599995A1 (ru) | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы |