SU1552176A1 - Устройство дл вычитани дес тичных чисел - Google Patents

Abstract

Изобретение относитс  к вычислительной и измерительной технике и может использоватьс  дл  построени  арифметических и модернизации измерительных цифровых устройств. Цель изобретени  - упрощение устройства. Устройство содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1, 2, двоичные сумматора 3, 4 и триггер 7. 1 ил.

Description

ел ел to

Cfc

3Ч

Изобретение относитс  к вычислительной и измерительной технике и может использоватьс  дл  построени  арифметических и модернизации измерительных цифровых устройств.

Цель изобретени  - упрощение устройства .

На чертеже представлена принципиальна  схема устройства.

Устройство-содержит в каждом разр де элементы ИСКЛЮЧАЙТЕ ИЛИ 1 и 2 первой и второй групп, первый двоичный сумматор 3, второй двоичный сумматор А, выходы 5 двоично-дес тич- ногс кода разности, выходы 6 переноса , триггер 7, выход 8 знака.

10

Устройство образом.

работает следующим

9 исходном состо нии триггер 7 спрошен и на его выходах устанавливаютс  уровни сигнала Q О, Q 1,

5521764

при этом элементы ИСКЛОЧАВДЕЕ ИЛИ 2 инвертируют операнд вычитаемого N,, и сумматор 3 работает в режиме вычи- тател  двоичного кода. Результат разности трем  старшими разр дами S2, S3, S поступает на входы трех младших разр дов первого слагаемого сумматора k, а самый младший разр д S1  вл етс  младшим разр дом (2е) результата. Сумматор корректирует код таким образом, что в зависимости от сигнала переноса с сумматора 3 на его входах второго слагаемого устаJ5 навливаетс  либо число 15, либо

число 12, которое суммируетс  с первым слагаемым, скорректированным также по старшему разр ду, и на выходах трех младших разр дов сумматора

2Q k образуетс  двоично-дес тичный код (24, , 23), а самый старший разр д Sk  вл етс  сигналом переноса дл  промежуточных вычислений или сигналом формировани  знака разности через

25 триггер 7.

Пример.

1) 83-59 21 дес. 0010

(2)

0100 ре.дес.

0

2) 59 - 83 «-2k

Включение

триггера

В этом случае сигнал Sk 0 вклю- сумматора  вл етс  выходом младшего чает триггер 7, который через элемен- разр да двоично-дес тичного кода раз- ты ИСКЛЮЧАЮЩЕЕ ИЛИ 1 инвертирует чис- 30 ности устройства, выходы трех стар- ло Nz и разность становитс  равной ших разр дов соединены с входами

сигнал Q О триггера указыва- трех младших разр дов первого слагае 2V , а ет знак

-2.

мого второго сумматора, а выход переноса соединен с входами старшего

Claims (1)

1. Формула изобретени 

   Устройства дл  вычитани  дес тичных чисел, содержащее в каждом разр де первый и второй двоичные сумматоры и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающеес  тем, что, с целью упрощени  устройства, оно содержит триггер, причем входы первого сумматора подключены к выходам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй групп, первые входы которых соединены с входами соответствующих тетрад дес тичных разр дов операндов уменьшаемого и вычитаемого устройст5Q выходом знака устройства.

   ва, выход младшего разр да первого

   Составитель А.Клюев -1 1 :ТРаШ Техред Л.Олийнык Корректор С.Черни

   Заказ 330тираж 558Подписи

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   мого второго сумматора, а выход переноса соединен с входами старшего

   разр да первого и двух младших разр дов второго слагаемого второго сумматора, выходы трех младших разр дов которого соединены с выходами трех старших разр дов двоично-дес тичного кода разности устройства, а выход старшего разр да  вл етс  выходом сигнала переноса в старший разр д устройства, выход переноса самого старшего разр да устройства

   соединен с входом триггера, пр мой и инверсный выходы которого соединены с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй групп, инверсный выход триггера  вл етс 

   выходом знака устройства.