SU1545332A1 - Демодул тор фазоманипулированных сигналов с компенсацией помех - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение помехоустойчивости при воздействии аддитивных помех с быстрыми и медленными изменени ми параметров. Демодул тор содержит блоки оценки 1 и 4 помех, фазовращатель 2, блок управлени  (БУ) 3, вычитающие блоки 5 и 8, блок выделени  (БВ) 6 оценок, блок оценки 7 сигнала, сумматоры 9 и 11, перемножитель 10, интегратор 12, решающий блок 13, вычислительный блок 14 и блок синхронизации 15. Цель достигаетс  введением БУ 3, предназначенного дл  задани  начальных условий в блоки оценки 1 и 4 к началу очередного K-го интервала обработки информационной посылки, а также введением БВ 6, с помощью которого на вход блока оценки 7 попадает сигнал той ветви, котора  соответствует передаваемому информационному символу и представл ет собой сигнал на фоне шума без помехи. В устройстве осуществл етс  переприсвоение мгновенных и средних значений параметров помехи в тот канал, где была сформирована ее псевдооценка. Это позвол ет полностью использовать накопленную о помехе информацию дл  повышени  помехоустойчивости приема фазоманипулированных сигналов. 2 з.п. ф-лы, 3 ил.

Description

Звездочки означают, что в форму- 4Q ле (2) в качестве сигнала и помехи берутс  их оцениваемые значени  S (t) и i(t), а числовые индексы j 1,2 означают, что соответствующие оценки получают с помощью фильтрации при зна-д чении дискретного параметра 6j 1 или 0j -1, т.е. при приеме сигнала S,(t) или Sa(t). Например, S(t) - это оценка сигнала, полученна  в блоке 7 (фиг.1), формирующем оценку при 0, 1, a S(t) - оценка сигнала при условии, что Qi -1. I

Учитыва , что обычно врем  коррел ции непрерывно, параметры сигнала будут неизменны. Это позвол ет считать, что S(t) -S(t), а энергии сигналов S,(t) и Si(t; одинаковы. Тогда (2) можно представить в виде

в,

г-v1 Hsi(t) (t) п(0 (t) x(t)dt,°

N,

:(t) v(r)t(t) lU jtlV(t) -(t).

в,

«1

,°

(3)

(4)

Принимаема  смесь сигнала, помехи и флуктуационного шума y(t) поступает на первые входы первого 1 и второго А блоков оценки помехи. На вторьте входы этих блоков 1 и 4 поступает напр жение оценки сигнала с блока 7 оценки сигнала, причем на вход сумматора первого блока 1 оно поступает через фазовращатель 2 как S(t).

Рассмотрим случай, когда осуществл етс  прием информационной посылки, которой соответствует сигнал S(t). Учитыва , что S/t) « S(t), a S7(t)Ј X -S ,(t) , на втором выходе первого блока 1 по витс  сформированное значение оценки помехи l(t). Второй блок 4 в это врем  формирует псевдооценку помехи, так как в нем компен- сации не произошло. Сформированные оценка и исевдооценка (i(U и n(t) поступают на первые входы первого 5 и второго 8 вычитающих блоков, где они вычитаютс  из принимаемой смеси y(t). В результате этого на выходе второго вычитающего блока 8 образуетс  реализаци  сигнала на фоне шума без помехи , а на выходе первого вычитающего блока 5 - принимаема  смесь за выче- том псевдооценки помехи. Напр жени  с выходов первого 5 и второго 8 вычитающих блоков поступают соответственно на первую 6.1 и вторую 6.4 линии задержки блока 6 выделени  оценок (фиг.2), где происходит задержка на врем , равное длительности информационной посылки. Напр жение с выход второй линии 6.4 задержки поступает непосредственно, а с выхода первой линии 6.1 задержки - через второй инвертор 6.7 на входы соответственно первого 6.3 и второго 6.5 аналоговых ключей, а с них - на сумматор 6,6 и далее с выхода блока 6 на вход бло- ка 7. В любой момент времени открыт один из аналоговых ключей 6.3 или 7.5 Управл ющий блок 13 в зависимости от переданного символа открывает либо второй аналоговый ключ 6,5, либо че- рез первый инвертор 6.2 первый аналоговый ключ 6.3. В результате этого на вход блока 7 попадает сигнал той ветви, котора  соответствует передаваемому информационному символу и представл ет собой сигнал на фоне шума без помехи. Второй инвертор 6,7 устран ет информационную манипул цию при приеме противоположной посылки.

JQ

,5 20 25 JO д ., Q

35

5

Блок 7 оценки сигнала представл ет собой измерительный фильтр либо схему фазовой автоподстройки чаг -оты со схемой оценки амплитуды сип ,ла. На выходе блока 7 формируетс  опорное квазикогерентное напр жение S (t), амплитуда и фата КОТОРОГО соответствуют аналогичным параметрам принимаемого сигнала.Посто нна  времени такого измерительного фильтра выбираетс  с учетом времени коррел ции запираний сигнала в канале св зи.

Решение о знаке принимаемой информационной посылки принимаетс  по выражению (3). Последнее слагаемое из него x(t) формируетс  согласно выражению (4) и в вычислительном блоке 14 на первый вход которого поступает напр жение с выхода вто ого блока 4, а на второй вход - с ьыхода ервого блока 1. Вычислительный блок 14 реализован на базе квадраторов, формирующих велнчилы Ч (t) и соответственно блоков вычитани , аттенюатора , на выходе которого формируетс  напр жение (t) - (t) и перемножител  не показанных на фигурах, осуществл ющего формирование напр жени  у(с)l(tj - ) .Образование величины 2у(с -i(r) i(t) происходит в первом сумматоре 9, умножение на S (t) - в перемножителе 10, суммирование результата с величиной x(tj - во втором сумматоре 11, интегрирование - в интеграторе 12. Решение о дискретном параметре принимаетс  в решающем блоке 13, представл ющем собой компаратор, который в момент подачи на него импульса с блока 15 синхронизации вырабатывает на выходе положительный перепад напр жени  +п0, если напр жение на его входе положительное, и соответственно отрицательный перепад - U0, если напр жение на его входе отрицательное. Положительные перепад напр жени  соответствует прин тию решени  0 1, а отрицательный - прин тию решени  б -1. Блок 15 тактовой синхронизации,на вход которого поступает входна  смесь у(с), осуществл ет оценку границ элементов сигнала и на своем выходе формирует тактовые импульсы, соответствующие моментам границ. Далее тактовые импульсы пос- ступают на управл ющий вход интегратора 12 и на решающий блок 13. Эти импульсы в интеграторе 12 задают начало и конец интегрировани  в реш ющем блоке 13 - момент прин ти  решени  о дискретном параметре принимаемого сигнала. Блок 3 управлени  предназначен дл  задани  начальных условий в первый 1 и второй 4 блоки к началу очередного k-ro интервала обработки информационной погылки.

В течение (k-1)-ro тактового интервала приема j-ro варианта сигнала интеграторы контуров фазовой автоподстройки в первом 1 и втором 4 блоках оценки помехи работают в режиме интегрировани . В одном из них формируютс  напр жени , соответствую- щие оценке помехи (t) , а в другом - псевдооценке. При этом на выходах формировател  импульсов 3.7 блока 3 управлени  (фиг.З) напр жение отсутствует , с первого по четвертый комму- таторы 3.2-3.8 закрыты, а коммутаторы (не показаны) первого 1 и второго 4 блоков открыты управл ющими напр жени ми первого 3.1 и второго 3.10 инверторов. В момент окончани  (k-1)-ft посылки, в зависимости от решени  о значении дискретного параметра 0,, прин того в решающем блоке 13 (фиг.1), на вход формировател  3.7 импульсов блока блока 3 посту- пает положительный или отрицательный перепад напр жени . Если значение дискретного параметра 6, (положительный перепад, блок 3 формирует управл ющий импульс на своем втором выхо- де), в этом случае оценка помехи формируетс  в первом блоке 1, а псевдооценка - во втором блоке 4, если Q-2 (отрицательный перепад, управл ющий импульс формируетс  на первом выхо- де блока 3), в этом случае оценка помехи формируетс  во втором блоке 4, а псевдооценка - в первом блоке 1.

Предположим, что оценка помехи формируетс  первым блоком 1ц(t). Тогда в начале k-й посылки управл ющий импульс с второго выхода формировател 3.7 импульсов поступает на входы четвертого 3.8 и второго 3.2 коммутаторов и второго инвертора 3.10, в ре- зультате чего соответствующий коммутатор первого блока закрываетс , а цепи четвертого 3.8 и второго 3.3 коммутаторов блока 3 открываютс .При

этом информаци  о среднем значении па-.

раметров ПОМРХН в виде напр жени  соответственно интегратора первого блока 1 через открытий четвертый коммутатор 3.8 перепригиаир етс  в соот 5 0 , о

5 Q

ветствуюший интегратор второго блока 4.Синхронизаци  начальной фазы сигналов в первом 1 и втором 4 блоках, оценки помехи осуществл етс  с помощью воздействи  напр жени  с выхода фазового детектора 3.9 через усилитель 3.5, фильтр 3.6 нижних частот и второй коммутатор 3.3 на вход управлени  второго блока 4. Таким образом , прием новой информационной посылки начинаетс  в услови х, когда в первом 1 и втором 4 блока, оценки помехи устанавливаютс  истинные значени  параметров помехи, т.е. происходит переприсвоение мгновенных и средних значений параметров помехи в тот канал, где была сформирована ее псевдооценка . Это позвол ет полностью использовать накопленную о помехе информацию дл  повышени  помехоустойчивости приема фазоманипулирсванных сигналов .

Claims (3)

1. Демодул тор фазоманипулирован- ных сигналов с компенсацией помех, содержащий первый блок оценки помехи , первьм вход которого соединен с первым входом второго блока оценки помехи, с вторым входом первого вычитающего блока, выход которого подключен к первому входу первого сумматора, с вторым входом второго вычитающего блока, выход которого подключен к второму входу первого сумматора , с третьим входом вычислительного блока, выход которого подключен к второму входу второго сумматора и с входом блока синхронизации, выход которого подключен к тактовым входам интегратора и решающего блока , сигнальный вход которого соединен с выходом интегратора, к сигнальному входу которого подключен выход второго сумматора, первый вход которого соединен с выходом перемножител , первый и второй входы которого соединены соответственно с выходом первого сумматора и выходом блока оценки сигнала, который подключен к второму входу второго блока оценки помехи и входу фазовращател , выход которого соединен с вторым входом первого блока оценки помехи, первый вход которого  вл етс  входом демодул тора , выходом которого  вл етс  выход решающего блока, причем вторые выходы первого и второго блоков оценки помехи соединены соответственно с вторым входом вычислительного блока,который подключен к первому входу второго вычитающего блока, и с первым входом вычислительного блока, который подключен к первому входу первого вычитающего блока, отличающийс  тем, что, с целью повыше- ни  помехоустойчивости при воздействии аддитивных помех с быстрыми и медленными изменени ми параметров, введены блок выделени  оценок и блок управлени , первый, второй, третий и четвертый выходы которого соединены соответственно с третьим и четвертым входами первого блока оценки помехи, первый и второй выходы которого подключены к первому и второму входам блока управлени , и с третьим и четвертым входами второго блока оценки помехи, первый и второй выходы которого подключены к третьему и четвертому входам блока управлени , п тый вход и п тый и шестой выходы которого соединены соответственно с выходом решающего блока,который подключен к третьему входу блока выделени  оценок, и с п тыми входами первого и второ- го блоков оценки помехи, при этом выходы первого и второго вычитающих блоков подключены соответственно к первому и второму входам блока выделени  оценок, выход которого подключен к входу блока оценки сигнала.

2. Демодул тор по п.1, о т л и- чающийс  тем, что блок выделени  оценок содержит первый инвертор, последовательно соединенные первую линию задержки, второй инвертор, первый аналоговый ключ, к второму входу которого подключен выход первого ин

« $ 0 5 0

Q

5

вертора, сумматор и поглглонате т .но соединенные вторую линию чадержм- и второй аналоговый ключ, вторш - пход и выход которого соединены с гнот- ственно с входом первого нн  ртора и вторым входом сумматора, - .«ход которого  вл етс  пыходом бп-жа выделени  оценок, первым, вторьв1 и третьим входами которого  вл ютс  соответственно входы первой и второй линий задержки и вход первого инвертора.

3. Демодул тор по п.1, отличающийс  тем, что блок управлени  содержит два инвертора, четыре коммутатора, формирователь чмпульсов и последовательно соединенные фазовый детектор, усилитель и фильтр нижних частот, выход которого подключен к сигнальным входам первс. о и второго коммутаторов, управл  чне входы которых соединены соответственно с управл ющим входом третьего ке чмутатора и одним выходом формировател  импульсов , который подключен к входу первого инвертора, и с управл ющим входом четвертого коммутатора и другим выходом формировател  импульсов, который подключен к входу в горого инвертора , при этом выходы первого коммутатора , первого и второго инверторов , второго, третьего и четвертого коммутаторов  вл ютс  соответственно первым, вторым, третьим, четвертым , п тым и шестым выходами блока управлени , первым, вторым, третьим , четвертым и п тым входами которого  вл ютс  соответственно сигнальный вход четвертого коммутатора, первый вход фазового детектора, сигнальный вход трет-ьего коммутатора, второй вход фазового детектора и вход формировател  импульсов.