SU1534437A1 - On-off pulsed dc voltage stabilizer - Google Patents
On-off pulsed dc voltage stabilizer Download PDFInfo
- Publication number
- SU1534437A1 SU1534437A1 SU874333276A SU4333276A SU1534437A1 SU 1534437 A1 SU1534437 A1 SU 1534437A1 SU 874333276 A SU874333276 A SU 874333276A SU 4333276 A SU4333276 A SU 4333276A SU 1534437 A1 SU1534437 A1 SU 1534437A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- pulses
- generator
- voltage
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Изобретение относитс к источникам вторичного электропитани радиоэлектронной аппаратуры. Цель изобретени - повышение надежности путем исключени возможности замагничивани сердечника силового трансформатора ключевого преобразовател из-за временной несимметрии сигналов управлени . Ключевой преобразователь 2 управл етс выходными импульсами, формируемыми по сигналам с выходов элементов И 6 и 8 усилителем 7 мощности. Выходное напр жение устройства сравниваетс с эталонным компаратором 4 напр жени , на выходе которого формируетс сигнал логической единицы в случае, если выходное напр жение ниже заданного. Генератор 5 разнопол рных пр моугольных импульсов формирует на своих выходах несимметричные напр жение, причем длительность импульсов на его втором выходе равна времени гарантированного запертого состо ни транзисторов ключевого преобразовател , что исключает по вление в нем режима "сквозных токов". Импульсы с второго выхода генератора 5 разнопол рных пр моугольных импульсов синхронизируют переключение D-триггера 11, обеспечива возможность его переключени с частотой в два раза меньшей, чем частота генератора 5. Таким образом, на выходе элементов И 6 и 8 всегда формируетс только пара импульсов посто нной длительности, определенной напр жением на первом выходе генератора 5. Регулирование напр жени на выходе осуществл етс изменением количества пар несимметричных импульсов, поступающих на управл ющие входы ключевого преобразовател 2 с выхода усилител 7 мощности. 2 ил.The invention relates to the secondary power supply sources of electronic equipment. The purpose of the invention is to increase reliability by eliminating the possibility of magnetizing the core of a power transformer of a key converter due to time unbalance of control signals. The key converter 2 is controlled by output pulses generated by signals from the outputs of the elements 6 and 8 by the power amplifier 7. The output voltage of the device is compared with a reference voltage comparator 4, at the output of which a logical unit signal is generated in case the output voltage is lower than the specified one. The generator 5 of opposite-polarized rectangular pulses generates asymmetrical voltages at its outputs, and the duration of the pulses at its second output is equal to the guaranteed locked state of the transistors of the key converter, which excludes the appearance of "through currents" in it. The pulses from the second output of the generator 5 different-polarized rectangular pulses synchronize the switching of the D-flip-flop 11, making it possible to switch with a frequency two times smaller than the frequency of the generator 5. Thus, at the output of the elements 6 and 8, only a pair of pulses duration, determined by the voltage at the first output of the generator 5. The voltage at the output is controlled by varying the number of pairs of asymmetric pulses arriving at the control inputs of the key converter L 2 output from the power amplifier 7. 2 Il.
Description
Изобретение относитс к электротехнике , в частности к устройствам стабилизации вторичного электропитани радиоэлектронной и вычислительной техники.The invention relates to electrical engineering, in particular, to devices for stabilizing secondary power supply of electronic and computer equipment.
Целью изобретение гшл етс повышение надежности путем исключени возможности замагничивани сердечника выходного трансформатора ключевого преобразовател из-за временной несимметрии сигналов управлени The aim of the invention is to increase the reliability by eliminating the possibility of magnetization of the core of the output transformer of the key converter due to the time unbalance of the control signals.
На фиг.1 показана функциональна схема релейно-импульсного стабилизатора посто нного напр жени ; на фиг„2- временные диаграммы, по сн ющие его работусFig. 1 shows a functional diagram of a DC / DC relay; Fig. 2 shows timing diagrams explaining its operation.
Релейно-импульсный стабилизатор посто нного напр жени содержит сетевой выпр митель 1 с фильтром, входы которого вл ютс входными выводами, а выходы подключены соответственно к силовым входам ключевого преобразовател 2 напр жени с выходным трансформатором , выходы которого соединены с входами выходного выпр мител 3 с фильтром, выходы которого подключены к выходным выводам и входу компаратора 4 напр жени ,, генератор 5 разнопол рных пр моугольных импульсов , первый выход которого соединен с первым входом, первого элемента И 6, выход которого соединен с первым входом усилител 7 мощности, к второму входу которого подключен выход второ го элемента И 8, а выходы усилител 7 мощности подключены соответственно к управл ющим входам ключевого пре The DC relay voltage regulator contains a mains rectifier 1 with a filter whose inputs are input terminals, and the outputs are connected respectively to the power inputs of a key voltage converter 2 with an output transformer whose outputs are connected to the inputs of the output rectifier 3 with a filter The outputs of which are connected to the output terminals and the input of the voltage comparator 4, the generator 5 of different polarized rectangular pulses, the first output of which is connected to the first input of the first element I 6, output D which is connected to the first input of the power amplifier 7, to the second input of which the output of the second element I 8 is connected, and the outputs of the power amplifier 7 are connected respectively to the control inputs of the key transducer
2525
30thirty
3535
4040
4545
5050
5555
образовател 2 напр жени , первый счетный триггер 9, вход которого подключен к первому выходу генератора 5 разнопол рных пр моугольных импульсов , к которому также подключен первый вход второго элемента И 8, к второму входу которого подключен второй выход первого счетного триггера 9, второй выход генератора 5 разнопол рных пр моугольных импульсов соединен с входом второго счетного триггера 10, D-триггер 11, выход которого соединен с третьими входами первого и второго элементов И 6 и 8, информационный вход D-триггера подключен к выходу компаратора 4 напр жени , а вход синхронизации - к выходу третьего элемента И 12, к первому входу кото-, рого подключен второй выход генератора 5 разнопол рных пр моугольных импульсов , а к второму - выход второго счетного триггера 10.the voltage generator 2, the first counting trigger 9, whose input is connected to the first generator output 5 of different polarity rectangular pulses, to which the first input of the second element And 8 is also connected, to the second input of which the second output of the first counting trigger 9 is connected, the second generator output 5 opposite rectangular pulses connected to the input of the second counting trigger 10, D-flip-flop 11, the output of which is connected to the third inputs of the first and second elements And 6 and 8, the information input of the D-flip-flop connected to the output of the comp Attenuator 4 is voltage, and the synchronization input is connected to the output of the third element 12, to the first input of which is connected the second output of the generator 5 multi-polar rectangular pulses, and to the second output to the second counting trigger 10.
Релейно-импульсный стабилизатор посто нного напр жени работает следующим образомThe relay voltage pulse stabilizer operates as follows
В установившемс режиме работы ком- паратор 4 напр жени осуществл ет сравнение поступающего на его вход с выходных выводов стабилизатора напр жени - обратной св зи (ОС) с имеющимс в нем опорным напр жением, усиливает сигнал рассогласовани и преобразует его в сигнал, согласованный по уровн м с сигналами логических элементов При этом в случае уменьшени напр жени ОС относительно заданного значени на выходе компара- In the established operating mode, the voltage comparator 4 compares the voltage regulator - feedback (OC) coming to its input from the output voltage stabilizer - feedback voltage (OC), amplifies the error signal and converts it into a level-matched signal. with signals of logic elements. In this case, in the case of a decrease in the operating voltage relative to a predetermined value at the output
тора напр жени формируетс сигнал (Логической 1, а в случае увеличени - сигнал логического О. Выходной сигнал компаратора 4 напр жени поступает на информационный вход D-триггера 11. Особенностью работы D-триггера 11 вл етс то, что изменени сигнала на его информационном входе вызывают изменени на выходе только в том случае, если на входе синхронизации имеетс сигнал логической 1.. Если же на входе синхронизации имеетс сигнал логического О, выход D-триггера при изменении сигнала на информационном входе сохран ет свое состо ние, т„е. триггер находитс в режиме хранени . Дл использовани данного режима работы D-триггера 11 в устройстве имеютс , счетный триггер 10 и элемент И 12, на входы которых поступает сигнал с второго выхода генератора 5 разнопол рных пр моугольных импульсов. При этом на выходе элемента И 12 формируютс положительные импульсы, длительность которых равна длительности положительных импульсов на втором выходе генератора 5 разнопол рных пр моугольных импульсов , а период повторени этих импульсов вдвое больше периода повторени импульсов на выходе генератора 5. Сформированные элементом И 12 импульсы опроса поступают на вход синхронизации D-триггера 11. Изменение выходного сигнала D-триггера 11 под воздействием изменений усиленного и преобразованного компаратором 4 напр жени сигнала ОС может произойти только в момент наличи импульса опроса на входе синхронизации D-триггера 11, а в промежутках между импульсами опроса изменени сигнала ОС не вызывают изменений выходного сигнала D-триггера 11, так как триггер находитс в режиме хранени . Выходной сигнал D-триггера поступает на входы элементов И 6 и 8. Эти элементы совместно со счетным триггером 9 и усилителем 7 мощности используютс дл формировани импульсов управлени транзисторами ключевого преобразовател 2 напр жени . Импульсы управлени формируютс указанными элементами из последовательности импульсов , снимаемых с первого выхода генератора 5 разнопол рных пр мо- . угольных импульсов. Импульсы на выходах генератора 5 парафазны. Импульсы,the voltage torus, a signal is generated (Logic 1, and in the case of an increase, a logic O signal. The output signal of the voltage comparator 4 is fed to the information input of D-flip-flop 11. A feature of D-flip-flop 11 is that the signal changes at its information input cause changes at the output only if the logical input 1 signal is present at the synchronization input. If there is a logical 0 signal at the synchronization input, the D-flip-flop output retains its state when the signal changes at the information input. The trigger is in the storage mode. To use this mode of operation of the D-trigger 11, the device has a counting trigger 10 and an And 12 element, the inputs of which receive a signal from the second output of the generator 5 of different polarity rectangular pulses. positive pulses are formed, the duration of which is equal to the duration of the positive pulses at the second generator output of 5 opposite-rectangular pulses, and the repetition period of these pulses is twice as long as the repetition period of the pulses at the output g generator 5. The polling pulses generated by the AND 12 element are fed to the synchronization input of the D-flip-flop 11. The output signal of the D-flip-flop 11 under the influence of changes in the OC signal voltage amplified and converted by the comparator 4 can occur only when there is a polling pulse at the sync input D- trigger 11, and in the intervals between the polling pulses, changes in the OS signal do not cause changes in the output signal of the D-trigger 11, since the trigger is in the storage mode. The output of the D-flip-flop is fed to the inputs of elements 6 and 8. These elements, together with the counting trigger 9 and the power amplifier 7, are used to generate the transistor control pulses of the key voltage converter 2. The control pulses are formed by the indicated elements from a sequence of pulses taken from the first output of the generator 5 of differently polarized direct-. coal pulses. The pulses at the outputs of the generator 5 are paraphase. Impulses
00
5five
00
5five
00
5five
00
5five
00
5five
снимаемые с первого выхода генератора 5, дел тс по частоте счетным триггером 9 и в противофазе поступают на соответствующие входы элементов И 6 и 8. Кроме того, импульсы с генератора 5 разнопол рных пр моугольных импульсов поступают на входы элементов И 6 и 8 непосредственно, что позвол ет сформировать паузы фиксированной длительности между импульсами, управл ющими работой транзисторами ключевого преобразовател 2 напр жени . Длительность импульсов и пауз жестко задаетс частотой и скважностью сигнала от генератора 5 разнопол рных пр моугольных импульсов.removed from the first output of the generator 5, are divided in frequency by the counting trigger 9 and, in antiphase, arrive at the corresponding inputs of the AND 6 and 8 elements. In addition, the pulses from the generator 5 of opposite polarity pulses arrive at the inputs of the AND 6 and 8 elements directly, which allows you to create a pause of a fixed duration between the pulses that control the operation of the transistors of the key voltage converter 2. The duration of the pulses and pauses is rigidly set by the frequency and duty cycle of the signal from the generator 5 of different polarized rectangular pulses.
Выработка импульсов, управл ющих работой транзисторов ключевого преобразовател 2 напр жени ,осуществл етс таким образом, что при наличии на выходе D-триггера в промежутке между двум соседними импульсами опроса сигнала логической 1 на выходе элементов И 6 и 8 формируетс пара сдвинутых по фазе на 180° импульсов, которые усиливаютс усилителем 7 мощности и поступают на управл ющие входы ключевого преобразовател 2 напр жени . Если в промежутке между двум соседними импульсами опроса на выходе D-триггера присутствует сигнал логического О, импульсы на выходах элементов И 6 и 8 не формируютс . Таким образом, осуществл етс замкнута с помощью цепи ОС .система регулировани напр жени на выходе устройстваThe output of the pulses controlling the operation of the transistors of the key voltage converter 2 is such that when there is a D-flip-flop in the gap between two adjacent polling pulses of the logical 1 signal, the output of the And 6 and 8 elements is formed Pulses that are amplified by the power amplifier 7 and fed to the control inputs of the key voltage converter 2. If in the interval between two adjacent polling pulses at the output of the D-flip-flop there is a logical O signal, then the pulses at the outputs of the And 6 and 8 elements are not generated. Thus, a closed-loop circuit is implemented using an OS. Voltage control system at the output of the device.
На временных диаграммах (фиг,2) показаны основные сигналы рассмотренной функциональной схемы стабилизатора напр жени Из них следует, что управление ключевым преобразователем напр жени осуществл етс всегда парами импульсов со сдвигом фазы на 180° и с паузой между импульсами. Исключены такие режимы работы стабилизатора напр жени , когда импульсы управлени ключевым преобразователем имеют разную длительность (временную несимметрию), привод щую к замагни- чиванию выходного трансформатора преобразовател The time diagrams (FIG. 2) show the main signals of the considered functional voltage regulator circuit. It follows from them that the key voltage converter is always controlled by pairs of pulses with a phase shift of 180 ° and with a pause between pulses. Such modes of operation of the voltage regulator are excluded, when the control pulses of the key converter have a different duration (temporal asymmetry), leading to magnetization of the output transformer of the converter
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874333276A SU1534437A1 (en) | 1987-11-30 | 1987-11-30 | On-off pulsed dc voltage stabilizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874333276A SU1534437A1 (en) | 1987-11-30 | 1987-11-30 | On-off pulsed dc voltage stabilizer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1534437A1 true SU1534437A1 (en) | 1990-01-07 |
Family
ID=21338251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874333276A SU1534437A1 (en) | 1987-11-30 | 1987-11-30 | On-off pulsed dc voltage stabilizer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1534437A1 (en) |
-
1987
- 1987-11-30 SU SU874333276A patent/SU1534437A1/en active
Non-Patent Citations (1)
Title |
---|
Авторслое свидетельство СССР № 669918, кл. G 06 F 1/56, 1979 Авторское свидетельство СССР № 717736, кл. G 05 F 1/56, 1980. Ј. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1534437A1 (en) | On-off pulsed dc voltage stabilizer | |
GB946556A (en) | Controlled frequency power supply system | |
JPS61269595A (en) | Video signal processing device | |
SU1573536A1 (en) | Device for stabilization of amplitude of oscillations of controllable | |
SU1248034A1 (en) | D-flip-flop | |
SU1160516A2 (en) | Bridge transistor inverter | |
SU1171925A1 (en) | Stabilizing d.c.voltage converter | |
SU1741237A1 (en) | Stabilized d c / d c converter | |
SU657455A1 (en) | Device for shaping synchronizing pulses at information reproduction from magnetic carrier | |
SU1343527A2 (en) | Inverter | |
SU1148008A1 (en) | Device for checking clock-pulse generator | |
SU1471297A1 (en) | Transistor gate | |
SU767937A1 (en) | Device for controlling transistorized inverter | |
SU832601A1 (en) | Analogue storage | |
SU1072207A1 (en) | Dc voltage converter | |
SU1764126A1 (en) | Direct current voltage converter | |
SU577538A1 (en) | Arrangement for dividing voltages | |
SU1707753A1 (en) | Pulse-length modulator | |
SU1231585A1 (en) | Generator of r.f. pulses for demagnetizing cores of electromagnetic transducers | |
SU1374201A1 (en) | D.c.voltage relay-pulse stabilizer | |
SU1686655A1 (en) | Secondary power supply | |
JP2671371B2 (en) | Phase comparator | |
SU1265941A1 (en) | D.c.voltage stabilizer | |
SU1374157A1 (en) | Versions of magnetometers | |
SU139722A1 (en) | Single phase static converter |