SU1520539A1

SU1520539A1 - Устройство дл преобразовани в базисе кусочно-квадратичных функций Уолша

Info

Publication number: SU1520539A1
Application number: SU874310879A
Authority: SU
Inventors: Рауф Хосровович Садыхов; Сергей Анатольевич Золотой; Алексей Валентинович Шаренков; Николай Николаевич Легонин
Original assignee: Институт Технической Кибернетики Ан Бсср
Priority date: 1987-07-21
Filing date: 1987-07-21
Publication date: 1989-11-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки и сжати информации, при передаче данных, в аппросимирующих устройствах кусочно-квадратичного типа. Цель изобретени - повышение точности аппроксимации произвольных кривых за счет применени преобразовани в базис кусочно-квадратичных функций Уолша. Поставленна цель достигаетс тем, что в состав устройства вход т регистры 1 сдвига, сумматоры 2, 3, синхронизатор 4, арифметический блок 5 и мультиплексоры 6. 4 ил.

Description

Со

сл

tS5

Фи2.1

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки и сжати информации при передаче данных в аппроксимируюгцих устрой- cTsax кусочно-квадратического типа.

Цель изобретени - повышение точности (аппроксимации произвольных кривых за счет применени преобразо- вани в базисе кусочно-квадратичных функций Уолша).

Восстановление сигнала в базисе кусочно-квадратичных функций Уолша можно представить в виде.

F С Р CWR , ( 1 - °

(1)

где С , CW - преобразование по ку- сочно-посто нным функци м Уолша (2) Ci C,R, - первые суммы (3) бзг C4Ra - вторые суммы (4) F 63R-f - третьи суммы (5) С учетом (1) - (4) алгоритм вычислени вектора F дл N 4 будет иметь

вычисление И, производитс

согласно графу на фиг. 4, 30

вычисление первых сумм

(3)

c c;c;c; Ri с;,(с; +

+ с), (с; + cV+ ср,

(с; + с; + с э + с;).

-Сс% с1, cl,cir

III шаг - вычисление вторых (4)

,tRгI н- С1), (С1+ С1), (Сз+ СЬ « С, С, с, СЦ;

iV шаг - вычисление третьих сумм (5)

{e,clclc R,l С(С -«+ с1),(с с1 + с|),

(с + с1+ с +

1,0,0,

j

0

5

0

5

0

5

На фиг. 1 представлена функгщо- нальна схема устройстваj на фиг. 2 функциональна схема арифметического блокад на фиг. 3 -- функциональна схема синхронизатора} на фиг. 4 - граф-схема алгоритма работы устройства .

Устройство дл преобразовани в базисе кусочно-квадратичных.функций Уолша содержит регистры 1 сдвига, сумматоры,2, сумматоры 3, синхронизатор 4, арифметический блок 5, мультиплексоры 6.

Арифметический блок-5 (фиг. 2) содержит две группы по (N - 1) сумматоров 7 и 8.

Синхронизатор 4 (фиг. 3) содержит элемент ИЛИ 9, триггер 10, счетчики 11 и 12, одновибратор 13.

Устройство работает следующим образом.

Перед началом работы по сигналу на входе одновибратор 13 формирует импульс, устанавливаютщй в О счетчики 11 и 12, триггер 10 и все остальные сумматоры 2, 3, 7, 8. Далее по тактовым импульсам содержимое счетчика 12 нарапщваетс на единицу и при достижении кода с на выходе счетчика 12 формируетс сигнал, устанавливающий триггер 10 в 1 и увеличиваю-, щий содержимое счетчика 11 также на единицу. При достижении в счетчике 11 кода, равного Сп+ 1), на его выходе формируетс сигнал, запусканнций одновибратор 13, которьй устанав и- г вает в О счетчики 11 и 12, триггер 10 и т.д.

Все блоки устрой1ства тактируютс синхронно и в исходный момент времени обнулены. При этом на выходе синхронизатора 4 присутствует О, что обеспечивает подключение информационных кодов устройства через мультиплексоры 6 к входам соответствующих регистров 1 сдвига, в которые по первым d. тактам ввод тс значени коэффи.щ1ента С,. ДаЛее на выходе синхронизатора 4 устанавливаетс , 1, тем самым обеспечиваетс подключение выходов сумматоров 2 через соответствуюпще (графу фиг. 4) мультиплексоры 6 к регистрам 1 сдвига, в которые в течение п циклов из d тактов ввод тс результаты выполнени быстрой вычислительной процедуры согласно фиг. 4. Причем каждый .(2j+ +1)-й сумматор 2 (J 0,N/2-1) работает в режиме суммировани , а (2j +2)-и - в режиме вычитани . Таким образам, через «(n+l) такт в регист pax 1 сдвига будут содержатьс результаты преобразовани по кусочно- посто нным функци м Уолша (2). Причем по с/ (п+1)-му такту сумматоры 3, 7 и 8 обнул ютс и мультиплексоры 6 подключают входы устройства к вхо- дам регистров 1 сдвига, т.е. одновременно с передачей информации в сумматоры 3 в регистры 1 сдвига вводитс новый вектор С. В сумматорах 3 формируютс первые суммы (3), которые поступают в арифметический блок 5, где в сумматорах 7 формируютс вторые (А), а в сумматорах 8 - третьи (5) суммы, т.е. в течение с( тактов на выход арифметического бло- ка 5 будут поступать ординаты восстановленного вектора F в последовательном коде.

Claims

Формула изобретени

Устройство дл преобразовани в базисе кусочно-квадратичных функций Уолша, содержащее синхронизатор, первую группу из N .(N - размер пре- образовани ) сумматоров, вторую группу из (N-l)-ro сумматоров, N регистров сдвига и N мультиплексоров, причем выход (i - t,N) мультиплексора подключен к информационному входу 1-го регистра сдвига, выход -первого регистра сдвига подключен к первым входам первого и второго сумматоров первой группы и первому входу сумматора второй группы, выход второго регистра сдвига подключен к вторым входам первого и второго суи маторов первой группы и второму входу первого сумматора второй группы, выход (2j+1)-ro(j 1,N/2-1) ре- гистра сдвига подключен к первьм входам (2j+t)-ro и (2j+2)-го сумматоров первой группы и первому входу 2j-ro

Q 5 0

5

Q j

5

0

сумматора второй группы, выход 2 (j + O ro регистра сдвига подключен к вторым входам (2j + 1)-ro и 2(j + V)-ro сумматоров первой группы и первому входу (2j-t-1)-ro Сумматора второй группы, первый выход синхронизатора подключен к управл ющему входу i-ro мультиплексора, первый информационный вход которого вл етс .i-м ин- формационньтм входом устройства, тактовым входом которого вл етс тактовый вход синхронизатора, второй выход ко- торого подключен к тактовому входу i-ro регистра сдвига, отличающеес тем, что, с целью повышени точности, в него введен арифмети- ческий блок, при зтом выход (21+1)-го (1 0,N/2-1) сумматора первой группы подключен к второму информационному входу (1+1)-го нультиплексора, а выход (21+2)-го сумматора первой группы подключен к второму информационному входу (l-fN/2+1)-ro мультиплексора, выход га-го (т 1,N-2) сумматора второй группы подключен к второму входу (т+1)-го сумматора второй группы, при этом арифметический блок содержит и вторую группы из (N-1) сумматоров кажда , причем первого регистра сдвига подключён к первым входам сумматоров первой и -второй групп арифметического.блока и вл етс первым информационным выходом устройства , выход т-го сумматора второй группы подключен к второму входу го-го и первому входу (т+1)-го сумматоров первой группы арифметичеркого блока, выход т-го сумматора второй группы арифметического блока подключен к первому входу (т+1)-го сумматора второй группы арифметического блока и вл етс (т+1)-м информационным выходом устройства, а выход S-ro (S . 1,N-1) сумматора первой группы арифметического блока подключен к второму входу S-ro сумматора второй группы арифметического блока.

Фи,.2

Фиъ. V

Фаг. J