SU1515174A1 - Устройство дл оценки амплитуды узкополосного случайного процесса - Google Patents

Abstract

Изобретение относитс  к устройствам дл  оценки характеристик узкополосных случайных процессов при наличии помех и шумов и может быть использовано в вычислительной технике. Устройство содержит преобразователь 1 напр жение-частота, счетчик 2, компаратор 3, общую шину 4, информационный вход 5 устройства, генератор 6 тактовых импульсов, первый элемент И 7, первый делитель 8 частоты, регистр 9 сдвига, элемент РАВНОЗНАЧНОСТЬ 10, второй элемент И 11, четыре регистра 12-15, два реверсивных счетчика 16, 17, четыре делител  18-21 частоты, элемент 22 выделени  модул  аналогового сигнала, элемент 23 посто нной пам ти, второй счетчик 24, формирователь 25 тактового сигнала и выход 26 устройства. 2 ил.

Description

J

fU

If

25

т

(Л

СП ел

4

1515

пне-частота, счетчик 2, компаратор 3, общую шину 4, информационный вход 5 устройства, генератор 6 тактовых FfM- пульсов, первый элемент И 7, первый делитель 8 частоты, регистр 9 сдвига, элемент РАВНОЗНАЧНОСТЬ 10, второй элемент И 11, четыре регистра 12-15, .два

Изобретение относитс  к устройствам оценки характеристик уэкополосных случайных процессов при наличии помех i и шумов и может быть использовано в

В общем случае оце но получить, использу г

.LIlLY-lt i T/2)}

sin ( i sfnV (,t)tYnV(bT)U V(t)stTi/t - Т) L ZN u)

де V (t) ,

-входной сигнал в момент времени;

-период, соответствующий центральной частоте узкополосного случайного про-25 цесса

-нормирующий коэффициент , завис щий от выбранной размерности и числа выборок за период (при30

нимаем С 1) .

Целью изобретени   вл етс  повышение точности и помехоустойчивости устройства дл  оценки амплитуды узкополосного случайного процесса.

На фиг.1 показана блок-схема предлагаемого устройства, на фиг.2 - блок Схема преобразовател  напр жение-частота .

Устройство дл  оценки амплитуды УЗ кополосного случайного процесса, со- дерткит преобразователь 1 напр жение- частота, счет-чик 2, компаратор 3, инверсный и пр мой входы которого соединены соответственно с общей шиной 4 и информационным входом 5 устройства, генератор 6 тактовых импульсов, элемент И 7, выход которого соединен с тактовым входом делител  8 частоты. Кроме того, устройство содержит регистр 9 сдвига, элемент РАВНОЗНАЧНОСТЬ 10, элемент И 11, четыре регистра 12-15, два реверсивных счетчика l6 и 17, четьфе делител  частоты 18-21, элемент 22 выделени  модул  аналогового сигнала, элемент 23 посто нной пам ти, в котором записана функци  модул  синуса, выходы которого соединены с управл ющими входа

реверсивных счетчика 16, 17, четыре делител  18-21 частоты, элемент 22 выделени  модул  аналогового сигнала, элемент 23 посто нной пам ти, второй счетчик 24, формирователь 25 тактового сигнала и выход 26 устройства. 2 ил.

системах вычислительной техники и устройствах контрол .

В общем случае оценку амплитуды можно получить, использу  соотношение г

T/2)}

5

0

5

.Q 45

0

5

ми делител  8 частоты, выход и тактовый вход делител  18 частоты соединены соответственно со счетным входом счетчика 24 и выходом делител  8 частоты. Управл ющие входы делител  18 частоты соединены с выходами регистра 12, информационные входы которого соединены с выходами реверсивного счетчика 16, тактовый вход которого соединен с выходом преобразовател  1 напр жение-частота, тактовый вход, информационньт вход и вход управлени  которого соединены соответственно с выходом генератора 6 тактовых импульсов, выходом элемента 22 выделени  модул  и выходом формировател  25 тактового сигнала, который соединен с тактовым входом регистра 9 сдвига, выход устройства 26, тактовым входом третьего делител  19 частоты и первым входом элемента И 11, выход и второй вход которого соединены соответственно с входом счетчика 2 и выходом элемента 10 РАВНОЗНАЧНОСТЬ, первьй вход которого соединен с выходом компаратора 3, которьп соединен с входом регистра сдвига 9, первьй, инверсньй выход которого соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ 10 и входом реверса реверсивного счетчика 17, выходы которого соединены с информационными входами регистра 13, выходы которого соединены с управл ющими входами делителей 20 и 21 частоты , выход делител  19 частоты соединен с динамическт-ш входами сброса счетчика 2, реверсивных счетчиков 16 и 17 счетчика 24, тактовыми входами регистров 12-14 и входом разрешени 

15

записи коэффициента делени  делител  20 частоты, инверсный вход которого соединен с вторым входом элемента И 7 и тактовым входом регистра 15 информационные входы которого соединены с выходами счетчика 24, выход элемента И 7 соединен с входом делител  21 частоты, выход которого соединен с входом разрешени  записи ко- эффициента делени  этого делител  частоты и вычитанлцим входом делител  20 частоты, пр мой выход регистра 9 сдвига соединен с входом реверса реверсивного счетчика 16, тактовый вход реверсивного счетчика 17 соединен с выходом преобразовател  1 напр жение-частота . Преобразователь напр жение-частота , состоит из аналого- цифрового преобразовател  27, дели- тел  28 частоты, элемента И 29.

Устройство работает следующим образом .

Исследуемый сигнал подаетс  на вход 5 устройства. Компаратор 3форми рует логический сигнал, характеризующий знаковую функцию входного сигнала , а элемент 22 обеспечивает формирование аналогового сигнала, равного абсолютной величине входного сигнала подаваемого на информационный вход преобразовател  1 напр жение-частота (число импульсов), на иыходе которого формируетс  импульсньй сигнал с частотой f(.(t) (числом импульсов), пропорциональной текущему значению модул  входного сигнала. По сигналу на управл ющем входе преобразовател  1 на его выходе формируетс  число импульсов, пропорциональное текущему значению модул  входного сигнала.

Формирователь 25 обеспечивает формирование на своем выходе импульсов с частотой f st Nf импульсов за период Т сигнала. В качестве такого

формировател  может использоватьс  генератор или умножитешь частоты, запускаемый внешним тактовым сигналом с частотой f J,. Импульсы с частотой f обеспечивают сдвиг оценок знаковой функции исследуемого сигнала регистром 9 сдвига, который обеспечивает задержку на инверсном выходе N/2 разр да на половину периода Т и на пр мо выходе N-ro разр да на период Т.

Teкyп ee значение знаковой функции и задержанной на половине периода (с инверсией, дл  исключени  вли ни  инвертировани  сигнала) сравниваютс 

0

5 о п

5

Q 5

746

элементом 10 РАВНОЗНАЧНОСТЬ, и получаемое значение логического сигнала подаетс  на вход элемента И 11, на другой вход которого поступают тактовые импульсы, которые в случае совпадени  знаковых функций подсчитываютс  счетчиком 2, в котором формируетс  оценка знаковой автокоррел ционной функции G(T/2). После окончани  формировани  оценка переписываетс  в регистр 14, выходной код которого управл ет элементом 23 посто нной пам ти , на выходе которого формируетс  код пропорциональный | sin ((T/Z), KoTopbrti управл ет коэффициентом делени  делител  8 частоты. На вход этого делител  и тактовый вход преобразовател  1 напр жение-частота (напр жение - число импульсов) подаютс  импульсы от генератора 6 с частотой f. Таким-образом, частота импульсов на выходе делител  8 обратно пропорциональна модулю синуса G(T/2). Импульсы с выхода преобразовател  1 поступают на счетные входы реверсивных счетчиков 16 и 17, которые обеспечивают их прибавление или вычитание из ранее зафиксированного кода в зависимости от значени  знаковой функции, выбираемых с задержкой соответственно на период и половину периода Т за счет задержки регистром 9 сдвига. В реверсивных счетчиках 16 и 17 формируютс  оценки полузнаковых автокоррел ционных функций, соот- ветствзлощих задержкам соответственно на полупериод и период Т, которые после окончани  формировани  переписываютс  в регистры 12 и 13 соответственно . Код с выхода регистра 12 поступает на управл ющие входы делител  18. Делители 20 и 21 обеспечивают формирование числа импульсов, пропорционального квадрату кода на выходе регистра 13, поскольку импульс на инверсном выходе переноса делител  20 формируетс  после того как М раз будет сформирован сигнал на выходе переноса делител  21 (где М - код, пoдaнньD на входы этих делителей ). Таким образом, на вход делител  8 поступает число импульсов пр мо пропорциональное квадрату коэффициента коррел ции R(T/2). Импульсы с выхода делител  18 подсчитываютс  счетчиком 24, код в котором пр мо .пропорционален R (T/2) и обратно про- :порционален R(T) и |sin G(T/2)| и

после окончани  счета переписываетс  в регистр 15, на-вькодах 26 которого код соответствует текущей оценке амплитуды .Делитель 19 обеспечивает на своем выходе формирование сигнала, опреде- л юп1его окончание формировани  оче- .. редных оценок. По этому сигналу происходит перезапись оценок в регистры, j Q а затем сброс счетчиков.

Поскольку оценка амплитуды формируетс  на основе коррел ционной функции с ненулевой задержкой,аддитивные составл ющие шума исключаютс  из оценки 15 а смещение оценки устран етс  благодар  нормированию по sin G(T/2)( (что обеспечивает устранение смещени  из- за адцаптивного шума) и по R(T) (что обеспечивает устранение смещени  из- 20 за спада автокоррел ционной функции, который предполагаетс  экспаненциаль- ным). Таким образом, обеспечиваетс  повышенна  точность и помехоустойчивость оценки амгшптуд1 1.

Claims (1)

1. Формула изобретени 

   Устройство дл  оценки амплитуды узкополосного случа1П1ого процесса, содержащее первый элемент И, выход кторого подключен к тактовому входу первого делител  частоты, генератор тактовых импульсов, выход которого соед1П ен с первым входом первого элемента И, компаратор, пиверсньи вход которого подключен к шине нулевого потенциала, пр моГ вход компаратора  вл етс  информационным входом уст- ройства, преобразователь напр жение- частота, первый счетчик, отличающеес  тем, что, с целью повы- ше1И1  точности и помехоустойчивости, устройство содержит регистр сдвига, элемент РАВНОЗНАЧНОСТЬ, второй элемент И, четыре регистра, два реверсивных счетчика, четыре делител  частоты , элемент выделени  модул  аналогового сигнала, второй счетчик, формирователь тактового сигнала, элемент посто тиюй пам ти, а преобразователь напр жение - частота содержит аналого-цифровой преобразователь, элемент И и делитель частоты, выход эле- мента посто нной пам ти соединен с входим задани  кoэффициeнfa делени  первого делител  частоты,выход и тактовый вход второго делител  частоты

   подключены соответственно к счетному входу второго счетчика и к выходу перво- TQ делител  частоты,вход задани  коэффициента делени  второго делител  частоты соединен с выходом первого регистра , информационный вход которого соединен с выходом первого реверсивного счетчика, тактовый вход которого подключен к выходу делител  частоты преобразовател  напр жение - частота, вход задани  коэффициента делени  которого соединен с информационным выходом аналого-цифрового преобразовател , тактовый вход которого соединен с первым входом элемента И преобразовател  напр жение - частота и подключен к выходу генератора тактовых импульсов, информационный вход аналого-цифрового преобразовател  соединен с выходом элемента выделени  модул  аналогового сигнала, вход разрешени  записи коэффициента делени  делител  частоты преобразовател  напр жение - частота подключен к выходу формировател  тактового сигнала , соедине1И1ому с тактовьм входом регистра сдвига, тактовым входом третьего делител  частоты и с первым входом второго элемента И, выход и второй вход которого соединены соответственно со счетным входом первого счетчика и выходом элемента РАВНОЗНАЧНОСТЬ , nepBbtfi вход которого объе- дш1еи с информациолньп 1 входом регистра сдвига и соединен с выходом компаратора , инверсньй выход регистра сдвига подключен к второму входу элемента РАВНОЗНАЧНОСТЬ и входу реверса второго реверсивного счетчика, выходы которого соединены с информа- пиопиыт-ти входами второго регистра, выход которого соединен с входами задани  коэффициента элемента четвертого и п того делителей частоты, выхо третьего делител  частоты соединен с входами сброса первого и второго счетчиков , первого и второго реверсивных счетчиков второго счетчика, тактовыми входами первого, второго и третьего регистров и входом разрешени  записи коэффициента делени  четвертого делител  частоты, инверсный выход которого соединен с вторым входом первого элемента И и,тактовым входом четвертого регистра, информационные входы которого соединены с выходами второго счетчика, выход первого элемента И Соединен с тактовым входом п того де-

   лител  частоты, выход которого соединен с входом разрешени  записи коэффициента делени  п того делител  частоты и тактовым входом четвертого делител  частоты, пр мой выход регистра сдвига соединен с входом реверса первого реверсивного счетчика, тактовый вход второго реверсивного счетчика соединен с выходом делител  частоты преобразовател  напр жение - часто та, выходы первого счетчика соединены с информационными входами тре

   тьего регистра, пьтходы которого подключены к входам элемента посто нной пам ти, вход элемента выделени  модул  аналогового сигнала  вл етс  информационным входом устройства, выходами которого  вл ютс  выходы четвертого регистра, в преобразователе напр жение - частота выход делител  частоты соединен с вторым входом элемента И, выход которого подключен к тактовому входу делител  часто- ты.