SU1501030A1 - Устройство дл преобразовани последовательного кода в параллельный код - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  дл  преобразовани  последовательного двоичного знакоразр дного кода в параллельной двоичный дополнительный код. Цель изобретени  - упрощение устройства. Устройство содержит элемент И 1, преобразователь 2 кода, арифметический блок 3, регистры 4, 5 пам ти, информационные входы 6, 7, тактовые входы 8, 9 и выходы 10. 2 ил., 2 табл.

Description

fff

CAD

150

Изобретение спчктситс  к нычисли- телыю технике и может исгю.чь.човать- с  при nocTpoeiniH арифметических устройств дл  преобрачсш ни  пос. гедсша- тел1,ного двоичного зплкоратр джмч) хода в параллельный двспичный дополнительный код.

Целью изобретени   вл етс  упрощение устройства.

На фиг. 1 представлена функщю- нальна  схема устройства ; на фиг.2- временные диаграммы посн ющие его работу.

Устройство содержит элемент I 1 , преобразователь 2 кода, (п+1)-разр д- ный арифметически блок 3, первый и второй регистры 4 и 5 пам ти, первый и второй информационные входы 6 и

7,первый н второй тактовые входы

8,9., и (п+1)разр дные выходы 10 устройства.

В двоичном знакоразр дном коде п-разр дное число С представл етс  в виде:

С

(t

С;, С е

Т. о, 1,

где I означает - 1.

На первый, второй информационные входы устройства число С поступает старшими разр дами вперед, причем на первый информационный вход 6 устройства поступает положительна  част числа С, а на второй информационный вход 7 - отрицательна  часть -числа С, как показано в табл. 1.

Принцип работь устройства заключаетс  в следующем.

При поступлении на информационные входы 6 и 7 устройства признака начала числа в первый и второй (младшие) разр ды регистра 4 производитс  запись нулей. При поступлении цифры 1 блок 3 выполн ет операцию суммировани  чисел, поступающих на его входы. Та к как на оба его входа поступает одно число, то это эквивалентно сдвигу этого числа на один разр д в сторону старших разр дов. Затем производитс  вычитание единицы из полученного числа. При поступлении цифры 1 аналогично производитс  сдвиг числа и прибавление единицы к нему, а при поступлении цифры О производитс  только сдвиг. При поступлении признака начала следующего числа ре- зультат преобразовани  записываетс 

30

в регистр 5 и начинаетс  преобразование с.пе-дующего числа.

Рлссмотрим работу устройства дл  преобразовани  из последовательного двоичного знакоразр дного кода в параллельный двоичньш дополнительный код при преобразовании числа С 1 О 1 (п 3). .

0 Преобразователь 2 кода формирует код режима работы блока 3 в соответствии с табл. 2.

Пусть в исходном состо нии все разр ды регистра 4 наход тс  в еди5 ничном состо нии.

По спаду первого тактового импульса , поступающего на тактовый, вход 9 устройства, на информационные входы 6 и 7 устройства одновременно посту-

0 пают единицы - признак начала числа. При этом преобразователь 2 устанавливает режим (А + Б) блока 3, что фактически означает сдвиг содержимого регистра 4 в сторону старших разр 5 дов, причем на первом разр де выхода блока 3 будет нуль. По фронту первого тактового импульса, поступающего с тактового входа 8 устройства, производитс  запись сдвинутого чис0 ла. Затем на тактовом входе 9 устройства устанавливаетс  единица, блок 3 вновь находитс  в режиме (А + В) и по фронту второго тактового импульса , поступающего с тактового входа

5 устройства, вновь производитс  сдвиг содержимого регистра 4 в сторону старших разр дов, причем в первый его разр д записываетс  нуль.

По спаду второго тактового импульд са, поступающего на тактовый вход 9 устройства, на информационные входы 6 и 7 устройства поступают соответственно нуль и единица - первый (старший) разр д входного числа С, равный i. По фронту третьего тактового импульса, поступающего с тактового входа 8 устройства, вновь производитс  сдвиг числа в регистре 4,, как описано. При поступлении единицы на тактовый вход 9 устройства преобра0 зователь 2 переводит блок 4 в режим (А-1),. а по фронту четвертого тактового импульса, поступающего с тактового входа 8 устройства, полученньш результат записываетс  в регистр 4.

5

По спаду третьего тактового импульса , поступающего на тактовый вход 9 устройства, на информационные входы 6 и 7 устройства поступают

5

нули - второй ра:зр д и.ходног о числа С, равный 0. Вновь производитс  сдвиг числа.в регистре 4, как описано . Затем при поступлении единиц на тактовый вход 9 устройства преобразователь 2 переводит блок 3 в режи А, т.е. число в регистры 4 не измен етс . .

По спаду четвертого тактового импульЬа, поступающего на тактовый вход 9 устройства, на информационные входы 6 и 7 устройства поступают соответственно единица и нуль - третий разр д входного числа С. равный 1. Вновь производитс  сдвиг- числа в регистре 4, затем из его содержимого вычитаетс  единица.

По спаду, п того тактового импуЛь- са, поступающего на тактовый вход 9 устройства, на информационные входы 6 и 7 устройства вновь поступают единицы - признак начала следующего числа. При этом сигнал на выходе элемента И 1 соответствует TaKTOBONty входу 9 устройства и по его фронту происходит запись результата преобразовани  из регистра 4 в регистр 5 и начинаетс  преобразование следующего числа.

Старший разр д выходов 10 устройства  вл етс  знаковым. Результат

м

1 lit) 1030

|реоГ)1))ии  гн- ччппспт

НОГО состо ни  )1Г Г-ПСТ). i

Ф

о р м

ч т п Г) р

т о и и ч

Устр(111стгю дл  прробр.повлии  последон тсл -Л пго кота п гтаралпол n l код, содержащей гтерньи регистр, т.-м;-- товый вход которого  вл етс  псрпь м тактовым входом устройстоп, ныхолы соединены с oлнoимeнн 1 и информационными входами второго регистра, эле- м ент И, первый, второй и третий входы которого  вл ютс  соответственно первым, вторым информационным м вторым тактовым входами устройства, выход элемента И соединен с тактовым входом второго регистра, выходы которого  вл ютс  выходами устройства, отличающеес  тем, что, с целью упрощени  устройства, в негр введены арифметический блок и преобразователь кода, первый, второй и третий входы и выходы которого подключены соответственно к первому, второму информационным и второму тактовому входам устройства и одноименным управл ю1и;им входам арифметического блока, информационные входы и выходы которого подключены соответственно к одноименным выходам и одноименным информационным входам парно- . го регистра.

Таблица 1

Примечание. АиВ- числа, поступаюпще

соответственно на первые и вторые входы блока 3, X - произвольное состо ние.

Фиг. 2.

Claims (1)

1. Форм у. л а не чзвисит <>т hi ро гнстр.ч и з о б р е т е и и я

   Устройство для преобразования последовательного кота в параллельный код, содержащее первый регистр, тактовый вход которого является первым тактовым входом устройства, выходы соединены с одноименными информационными входами второго регистра, элемент И, первый, второй и третий входы которого являются соответственно первым, вторым информационным и вторым тактовым входами устройства, выход элемента И соединен с тактовым входом второго регистра, выходы которого являются выходами устройства, отличающееся тем, что, с целью упрощения устройства, в него введены арифметический блок и преобразователь кода, первый, второй и третий входы и выходы которого подключены соответственно к первому, второму информационным и второму тактовому входам устройства и одноименным управляющим входам арифметического блока, информационные входы и выходы которого подключены соответстСтарший разряд выходов 10 устройства является знаковым. Результат венно к одноименным выходами одноименным информационным входам первого регистра.