SU1488825A1 - Изобретение относится к автоматике и вычислительной технике и может быть использовано - Google Patents
Изобретение относится к автоматике и вычислительной технике и может быть использовано Download PDFInfo
- Publication number
- SU1488825A1 SU1488825A1 SU874318370A SU4318370A SU1488825A1 SU 1488825 A1 SU1488825 A1 SU 1488825A1 SU 874318370 A SU874318370 A SU 874318370A SU 4318370 A SU4318370 A SU 4318370A SU 1488825 A1 SU1488825 A1 SU 1488825A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- elements
- input
- output
- trigger
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
Landscapes
- Logic Circuits (AREA)
Description
Изобретение .относится к автоматике и вычислительной технике и может быть использовано для построения специализированных вычислительных устройств, предназначенных для автоматизированного решения задач конструирования радиоэлектронной и вычислительной аппаратуры.
Цель изобретения - упрощение и ποвышение быстродействия устройства.
На фиг.1 показана структурная схема устройства на пять разрядов; на фиг.2 - временная диаграмма процесса формирования последовательности импульсов сдвига.
Устройство содержит триггеры 1-5, группу элементов ИЛИ-НЕ 6-10, две группы элементов И 11-15, 16-19, группу элементов ИЛИ 20-23, группу 20 элементов И 24-27, группу элементов ИЛИ 28-34, группу элементов И 35-38, элемент ИЛИ 39, регистр 40 сдвига, элемент 41 задержки, элемент И 42, элемент 43 задержки, элемент И 44, 25
элемент ИЛИ 45, группу элементов И 46-50, вход 51 единичного потен- . циала, вход 52 запуска устройства, группу входов 53-56 задания количества элементов, выход 57 окончания пе- зд ребора и группу информационных выходов 58-62.
Принцип работы устройства рассмотрим на примере формирования всех сочетаний из пяти по три. Перед началом работы триггеры 1-5 по К-входам обнуляются, а затем по 51-входам в триггеры 1-3 записываются единицы.
В данном случае при п=М=5, где N максимальное число перебираемых элементов, на все входы группы 53-56 подается единичный потенциал. При подаче на вход 52 запускающего импульса длительностью 36^ (с $ - задержка распространения на элемент) регистр 40 устанавливается в исходное состояние, в его первый разряд записывается ”1", а во все остальные "0". Импульс проходит через элемент И 11, открытый единичным потенциалом с прямого выхода триггера 1, на входы элементов И 35, ИЛИ 28, К-вход, а через элемент ИЛИ-НЕ 6 - на синхровход триггера 1 и переключает триггер в нулевое состояние. С выхода элемента И II импульс поступает через элемент ИЛИ 20 на вход элемента И 12, открытого еди ничным потенциалом с выхода триггера 2, и далее на входы элементов И 36,
35
40
50
55
ИЛИ 29, К-вход, а через элемент ИЛИ-НЕ 7 - на синхровход триггера 2, переключая его в нулевое состояние.
С выхода элемента И 12 импульс поступает через элемент ИЛИ 21 на элемент И 13, открытый единичным потенциалом с выхода триггера 3. С выхода элемента И 13 импульс поступает на входы элементов И 37, ИЛИ 31, К-вх.од, а через элемент ИЛИ-НЕ 8 на синхровход триггера 3, переключаяего в нулевое состояние. Кроме того, пройдя элемент И 26, открытый единичным потенциалом с инверсного выхода триггера 4, поступает на 1-вход, а через элемент ИЛИ-НЕ 9 - на синхровход триггера 4, переключая его в единичное состояние. Таким образом, заканчивается процесс формирования промежуточного состояния триггеров 1-5 и продолжается процесс восстановления " I"
С выходов элементов И 11-13 и 26 импульсы поступают на входы цепи управления сдвигом регистра, состоящей из элементов ИЛИ 28-34. На выходе этой цепи формируется последовательность из трех разделенных во времени импульсов длительностью ЗС и периодом следования 4спричем длительность последнего импульса составляет 5б^ за счет частичного совпадения импульсов с выходов элементов’ И 13 и 26, В соответствии с временной диаграммой (фиг.2) каждый такой импульс продвигает "1" в следующий разряд, оставляя предшествующие разряды в единичном состоянии (10000, 11000, 11100).
При этом триггеры 1 и 2 последовательно восстанавливаются в единичное состояние. С выхода цепи управления сдвигом импульсы поступают на селектор импульсов заданной длительности (элемент 41 задержки с номиналом 4с^, элемент И 42), позволяющий ' выделить только последний длинный импульс, по которому и осуществляется считывание сформированного сочетания с выходов элементов И группы 46-50. Одновременно с этим импульс поступает на формирователь импульса заданной длительности (элемент 43 задержки с номиналом 3(:^, элемент И 44), где укорачивается.с 4с у до Зг^и, поступая далее на выход элемента ИЛИ 45, вызывает начало формирования следующего сочетания. После
формирования последнего, сочетания 00111 импульс с выхода элемента ИЛИ 45 проходит по цепи И 16 и 17, осуществляя обход триггеров, находящихся в нулевом состоянии, далее элементы ИЛИ 21, И 13, ИЛИ 22, И 14,
ИЛИ 23, И 15, осуществляя обход и переключение триггеров, находящихся в единичном состоянии, и далее через элемент ИЛИ 39 на выход 57 окончания перебора.
Формула изобретения
Устройство для перебора сочетаний, содержащее триггеры, пять групп элементов И(две группы элементов ИЛИ, элементы ИЛй-НЕ, первый элемент ИЛИ, первый элемент задержки и регистр сдвига, причем прямой и инверсный выходы ΐ-го триггера (ΐ = Ι,2,...,п, где η - число перебираемых элементов) подключены к первым входам ΐ-χ эле- . ментов И первой и второй групп соответственно, инверсный выход (_] + 1)-го триггера (з=1,2,...,η-1) подключен к первому входу _]-го элемента И третьей группы, вторые входы первых элементов И первой и второй групп соеди- зо элемента ИЛИ второй группы, выход
йены с установочным входом регистра сдвига, выходы з'-х элементов И первой и второй групп через д-й элемент ИЛИ первой группы подключены к второму входу (_]+1)-го элемента И первой группы, выход ΐ-го элемента И тервой группы подключен к первому входу ΐ-го элемента ИЛИ-НЕ и к синхронному нулевому входу ι-го триггера, выход з~го элемента И первой группы подключен к прямому входу з~го элемента И четвертой группы, инверсный вход з-го элемента И четвертой группы является д-м разрядным входом задания числа перебираемых элементов устройства и соединен с вторым входом з-го элемента И третьей группы, выход к-го (к=1,2,...п-2) элемента И первой группы подключен к третьему входу к-го элемента И третьей группы, выход η-го элемента И первой группы И выходы элементов И четвертой группы подключены к соответствующим входам первого элемента ИЛИ, выход которого является выходом окончания перебора устройства, выход к-го элемента
488825 - 6
И второй группы подключен к второму входу (к+1)-го элемента И второй группы, выход первого элемента ИЛИ второй группы подключен к входу первого· элемента задержки, первый вход ΐ-го элемента И пятой группы подключен к прямому выходу ΐ-го триггера, выходы элементов И пятой группы являются информационными выходами устройства, отличающееся тем, что, с целью упрощения и повышения быстродействия устройства, оно содержит два элемента И, второй элемент ИЛИ и второй элемент задержки, причем выход (п-1)-го элемента ИЛИ первой группы подключен к третьему входу '.(η-1) -го элемента И третьей группы, выход’первого элемента И первой группы подключен к первому входу первого элемента ИЛИ второй группы, выход (к+1)-го элемента И первой группы подключен к первому входу 2к-го элемента ИЛИ второй груп25 пы, выход к-го элемента И третьей группы подключен к первому входу (2к+17го элемента ИЛИ второй группы, выход (п-1)-го элемента И третьей группы подключен к второму входу (2п-3)-го
10
15
20'
35
50
55
2к-го элемента ИЛИ второй группы подключен к второму входу (2к+1)-го элемента ИЛИ второй группы, выход (21+3)-го (1=1,2,...,11-3) элемента ЙЛИ второй группы подключен к второму входу 21-го элемента ИЛИ второй группы, выход третьего элемента ИЛИ второй группы подключен к второму входу первого элемента.ИЛИ второй 40 группы, выход которого подключен к синхронизирующему входу регистра сдвига и к инверсному входу первого элемента И, выход первого элемента задержки подключен к прямому входу первого элемента И, выход первого I элемента И подключен к вторым входам всех элементов И пятой группы, к инверсному входу второго элемента И и через второй элемент задержки - к прямому входу второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с установочным входом регистра, а второй вход второго элемента ИЛИ является входом запуска устройства.
1488825
Claims (1)
- Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения специализированных вычислительвычислительной аппаратуры. Целью изобретения является упрощение и повышение быстродействия устройства. Устройство содержит триггеры 1-5, элементы ИЛИ-НЕ 6-10, две группы элементов И 11-15, 16-19, группу эле· ментов ИЛИ 20-23, группу элементов И 24-27, группу элементов ИЛИ 28-34, группу элементов И 35-38, элемент ИЛИ 39, регистр 40 сдвига, элемент 41 задержки, элемент И 42, элемент 43 задержки, элемент И 44, элемент ИЛИ 45, группу элементов И 46-50'.По сравнению с известным устройством в предлагаемом отсутствуют элементы ИСКЛЮЧАЮЩЕЕ ИЛИ. Введение двух элементов И, элемента ИЛИ и элемента задержки позволяет организовать асин-е1488825 А1Фие.1314888254
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874318370A SU1488825A1 (ru) | 1987-10-20 | 1987-10-20 | Изобретение относится к автоматике и вычислительной технике и может быть использовано |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874318370A SU1488825A1 (ru) | 1987-10-20 | 1987-10-20 | Изобретение относится к автоматике и вычислительной технике и может быть использовано |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1488825A1 true SU1488825A1 (ru) | 1989-06-23 |
Family
ID=21332473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874318370A SU1488825A1 (ru) | 1987-10-20 | 1987-10-20 | Изобретение относится к автоматике и вычислительной технике и может быть использовано |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1488825A1 (ru) |
-
1987
- 1987-10-20 SU SU874318370A patent/SU1488825A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3988601A (en) | Data processor reorder shift register memory | |
SU1488825A1 (ru) | Изобретение относится к автоматике и вычислительной технике и может быть использовано | |
SU1401474A1 (ru) | Устройство дл перебора сочетаний, размещений и перестановок | |
SU1488826A1 (ru) | Устройство для перебора сочетаний | |
SU1228103A1 (ru) | Генератор случайных сочетаний | |
SU1166105A1 (ru) | Устройство дл вычислени суммы квадратов двух числоимпульсных величин | |
SU1753469A1 (ru) | Устройство дл сортировки чисел | |
SU1606973A1 (ru) | Устройство дл сортировки чисел | |
SU913359A1 (ru) | Устройство для сопряжения 1 | |
SU1234826A1 (ru) | Устройство дл сравнени чисел с допусками | |
SU1416940A1 (ru) | Линейный интерпол тор | |
SU949823A1 (ru) | Счетчик | |
SU1397936A2 (ru) | Устройство дл перебора сочетаний | |
SU746503A1 (ru) | Устройство дл определени максимального числа | |
SU1124319A1 (ru) | Устройство дл перебора сочетаний,размещений и перестановок | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU450161A1 (ru) | Устройство дл формировани сигналов четверичного кода | |
SU1683006A1 (ru) | Устройство дл делени на два последовательных кода "золотой" пропорции | |
SU1124276A1 (ru) | Устройство дл сопр жени | |
SU1397933A1 (ru) | Устройство дл перебора перестановок | |
SU739527A1 (ru) | Устройство дл упор доченной выборки значений параметра | |
SU1441384A1 (ru) | Устройство сортировки чисел | |
SU1368876A1 (ru) | Генератор случайных чисел | |
SU1283789A2 (ru) | Цифровое устройство дл вычислени тригонометрических коэффициентов | |
SU1674151A1 (ru) | Генератор перестановок |