SU1488805A1

SU1488805A1 - Сумматор двоичного кода по модулю два с контролем ;/57)

Info

Publication number: SU1488805A1
Application number: SU874182158A
Authority: SU
Inventors: Vladimir E Dvorkin; Andrej V Paremskij
Original assignee: Vladimir E Dvorkin; Andrej V Paremskij
Priority date: 1987-01-19
Filing date: 1987-01-19
Publication date: 1989-06-23

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении схем ко’нтроля регистровых передач двоичного кода. Цель изобретения повышение достоверности контроля .сумматора. Сумматор содержит много2

вхоДовый узел 1 сложения по модулю два, первый двухвходовый узел 2 сложения по модулю два, генератор 3 импульсов, первый и второй триггеры 4,

•5, второй двухвходовый узел 6 сложения по модулю два, первый элемент И 7, формирователь 8 импульсов, группу информационных входов 9 сумматора, управляющий вход 10 суъпчатора, информационный выход 11 сумматора, обобщенный выход 12 неисправности сумматора, первый и второй элементы НЕ 13,14, элемент задержки 15, четвертый элемент НЕ 16, второй элемент ИЛИ 17, третий элемент НЕ 18, группу элементов И-ИЛИ 19, третий, четвер- с тый и пятый триггеры 20-22, гретый двухвходовый узел 23 сложения по

Но., 1488805 А1

3

'1488805

4

модулю два, второй элемент И 24, первый элемент ИЛИ 25, выходы 26,27 вида неисправности сумматора, узел 28 интегрирования,, вход 29 константы четности сумматора. Производится

контроль входных и выходных цепей многовходового узла 1 сложения по модулю два с формированием соответ· ствующих сигналов неисправности на выходах 12,26,27 сумматора. 1 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть исп-льзовано при построении схем контроля регистровых передач двоичного кода.

Цель изобретения - повышение достоверности контроля сумматора.

На чертеже приведена функциональная схема сумматора. 2θ

Сумматор содержит многовходовый узел 1 сложения по модулю два, первый двухвходовый узел 2 сложения по модулю два, генератор 3 импульсов, первый и второй триггеры 4 и 5, вто- 25 рой двухвходовый узел 6 сложения по модулю два, первый элемент И. 7, формирователь 8 импульсов, группу’ информационных входов 9 сумматора, управляющий вход 10 сумматора, информационный выход 11 сумматора, обобщенный выход 12 неисправности сумматора, первый и второй элементы НЕ 13 и 14, элемент . 15 задержки, четвертый элемент НЕ 16, второй элемент ИЛИ 17, третий элемент НЕ 18, ^5 группу элементов И-ИЛИ 19, третий, четвертый и пятый триггеры' 20-22, третий двухвходовый узел 23 сложения по модулю два, второй элемент И 24, первый элемент ИЛИ 25, выхода 26.и 27 вида неисправности сумматора, узел 28 интегрирования, вход 29 константы четности сумматора.

Сумматор двоичного кода по моду„ 4э

лю два с контролем работает следующим образом.

При подаче контролируемого кода на группу информационных входов 9 сумматора поступает отрицательный импульс длительности Т_о, который запрещает прохождение контролируемого кода через элементы И-ИЛИ 19 группы на многовходовый узел 1 сложения по модулю два. Делается это для того, йтобы избежать влияния не- ^5 одновременного поступления информационных сигналов по' различным разрядам . Одновременно с этим сигнал с

.управляющего входа 10 сумматора запускает формирователь 8 импульсов, который отрицательным сигналом дли-< тельности Т,, со своего выхода запрещает выдачу ложных сигналов неисправности через элементы И 7 и 24, которые могут возникнуть во время переходных процессов и многовходовом узле 1 сложения по модулю два (Т, > Т_о)

По окончании отрицательного импульса на управляющем входе 10 сумматора контролируемый код через элементы И-ИЛИ 19 группы поступает на входы многовходового узла 1 сложения по модулю два, сигнале выхода которого через узел 28 интегрирования и элемент 15 задержки поступает на информационные входы триггеров 4 и 5. Передним фронтом положительного импульса с генератора 3 осуществляется запись результата сложения кода по модулю два на первый триггер 4, сигнал с прямого выхода которого поступает на информационный выход 11 сумматора.

Во время действия положительного импульса с генератора 3 первый разряд контролируемого кода инвертируется первым двухвходовым узлом 2 сложения по модулю два и поэтому сигнал на выходе многовходового угла 1 сложения по модулю два также изменяет свое значение. Сигнал этот записывается во второй триггер 5 по заднему фронту, так что при исправном многовходовом узле 1 сложения по модулю два триггеры 4 и 5 находятся в противоположном состоянии и на первом входе элемента й 7 нулевой сигнал. В этом случае по окончании отрицательного сигнала на выходе формирователя 8 на первом выходе 27 вида неисправности сумматора также нулевой сигнал.

Если же многовходовый узел 1 сложения по модулю два неисправен, изменения сигнала на выходе этого узла

нет, при этом триггеры 4 и 5 оказываются в одинаковом состоянии и второй двухвходовый узел 6 сложения по модулю два вместе с вторым элементом НЕ 14 формируют на первом входе элемента И 7 единичный сигнал, который проходит на первый выход 27 вида неисправности сумматора и (через первый элемент ИЛИ 25) на обобщенный выход 12 неисправности устройства.

Элемент Г5 задержки позволяет сохранить сигнал с выхода'узла 1 на информационных входах триггеров 4 и 5 до прихода соответствующего перепада сигнала на их тактовый вход.

Длительность импульса на выходе формирователя 8 (Т,) должна быть больше Т_о на несколько периодов следования импульсов генератора 3.

С помощью триггеров 4 и 5 можно обнаружить неисправность многовходового узла 1 сложения по модулю два, возникшую после приема контролируемого кода и заключающуюся в том, что четная комбинация воспринимается как нечетная и наоборот.

Для обнаружения неисправностей, возникающих после приема кода и заключающихся в обрыве или закоротке на корпусе какого либо входа многовходового узла 1 сложения по модулю два, которые не приводят к изменению состояния выходного сигнала узла 1 сложений по модулю два, служат триггеры 20-22, четвертый элемент НЕ 16, второй элемент ИЛИ 17, второй элемент И 24 и третий двухвходовый узел 23 сложения по модулю два.

Контроль осуществляется во время действия отрицательного сигнала на управляющем входе 10 сумматора, длительностью Т_о которого выбирается равной нескольким периодам следования импульсов генератора 3.

В это время на все входы многовходового узла 1 сложения по модулю два поступ ают сигналы с выхода генератора 3 импульсов, образуя чередующиеся кода ООО...0 и 111.1.

Если разрядность η контролируемого числа является нечетной, то при смене кодов на выходе многовходового узла 1 сложения по модулю два (при его исправном состоянии) наблюдается изменение состояния сигнала 'от нуля к единице и обратно.

Перед подачей отрицательного импульса на вход 10 устройства триг1488805 ^ϋ

геры 20 и 21 установлены в единичное состояние нулевым сигналом с выхода третьего элемента НЕ 18.

После' перехода сигнала на выходе многовходового узла 1 сложения по модулю два из единичного состояния в нулевое и обратно (под воздействием сигналов генератора 3) тригге10 ры 20 и 21 устанавливаются в нулевое состояние. На выходе второго эле—

мента ИЛИ 17 нулевой сигнал, который устанавливает в нулевое состояние триггер 22.

15 . При нечетном η на вход 29 константы чётности сумматора подается нулевой сигнал. В результате на выходе третьего двухвходового узла 23 сложения по модулю два нулевой сигнал, '

20 запрещающий появление единичного сигнала на втором выходе 26 вида неисправности устройства.

При четном η на вход 29 константы четности сумматора подается еди25 ничный сигнал. В этом случае при попеременной подаче кодов 000.0 и 111.1 на входы многовходового узла 1 сложения по модулю два сигнал на его выходе не меняется. Поэтому триггеры 30 20-22 остаются в единичном состоянии и на выходе третьего двухвходового узла 23 сложения по модулю два снова нулевой сигнал, как и на выходе 26 сумматора.

35 Неисправность во входных цепях

многовходового узла 1 сложения по модулю два приводит к тому, что при нечетном η нет изменения сигнала на выходе узла 1 и триггеры 20 и 21 не

40 сбрасываются в нулевое состояние. В результате триггер 22 также остается в единичном состоянии и на втором выходе 26 вида неисправности сумматора и обобщенном выходе 12 сумматора πο-ι

45 являются единичные сигналы.

При четном η в неисправном узле 1 сигнал на выходе изменяется и триггеры 20-22 оказываются в нулевом состоянии, но на входе 29 константы чет50 ности сумматора присутствует в этом случае единичный сигнал, так что на выходах 12-и 26 сумматора вновь появляются сигналы неисправности.

55

Claims

Формула изобретения

Сумматор двоичного кода по модулю два с контролем, содержащий многовходовый узел сложения по модулю два,

7

1488805

8

генератор импульсов, два двухкодовых узла сложения по модулю два, формирователь импульсов, элемент задержки, три элемента НЕ, два элемента И, пер- $ вый элемент ИЛИ, два триггера и группу элементов И-ИЛИ, причем выход генератора импульсов соединен с первыми входами всех элементов И-ИЛИ группы, тактовым входом первого триггера₇ входом первого элемента НЕ и первым входом первого двухвходового узла сложения по модулю два, выход элемента задержки соединен с информациионными входами первого и второго триггеров, прямые выходы которых соединены соответственно с первым и вторым входами второго двухвходово— го узла сложения по модулю два, выход которого через второй элемент 20 НЕ соединен с первым' входом первого элемента И, выход которого является первым выходом вида неисправности > сумматора и соединен с первым входом первого элемента ИЛИ, выход которого 25 является обобщенным выходом неисправности сумматора, выход второго элемента И является вторым выходом вида неисправности сумматора и соединен с вторым входом первого элемента ИЛИ? 39 выход первого элемента НЕ соединен с тактовым входом второго триггера, выход третьего элемента НЕ соединен с вторыми входами всех элементов И-ИЛИ группы, выходы которых соеди- $$ йены с соответствующими входами многовходового узла сложения по модулю· два, второй вход первого узла сложения по модулю два и третьи входы всех элементов И-ИЛИ группы, кроме первого, образуют группу информационных входов сумматора, выход первого двухвходового узла сложения по модулю два соединен·с третьим входом первого элемента И-ИЛИ группы, четвертые входы всех элементов И-ИЛИ группы объединены с входами третьего элемента НЕ и формирователя импульсов и образуют управляющий вход сумматора, выход формирователя импульсов соединен с вторым входом первого элемента И, прямой выход первого триггера является информационным выходом сумматора, отличающийс я тем, что, с целью повышения достоверности контроля сумматора, в него введены второй элемент ИЛИ, четвертый элемент НЕ, третий двухвходовый узел сложения по модулю два, три триггера и узел интегрирования, причем выход третьего элемента НЕ соединен с единичными входами третьего и четвертого триггеров, прямые выходы которых соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с нулевым входом пятого триггера, прямой выход которого соединен с первым входом третьего двух.дходового узла сложения по модулю два, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом <* формирователя импульсов, выход многовходового узла сложения по модулю два через узел интегрирования соединен с входом элемента задержки, тактовым входом третьег’о триггера и входом четвертого элемента НЕ, выход которого соединен с тактовым входом четвертого триггера, информациОн- * ные входы третьего и четвертого триггеров подключены к шине нулевого потенциала сумматора, информационный вход пятого триггера подключен к шине единичного’ потенциала сумматора, тактовый вход пятого триггера соединен с выходом третьего элемента НЕ, второй вход третьего узла сложения по модулю два подключен к входу константы четности сумматора.