SU1481763A1

SU1481763A1 - Многоканальное устройство циклического приоритета

Info

Publication number: SU1481763A1
Application number: SU874298734A
Authority: SU
Inventors: Василий Степанович Прищепа; Владимир Иванович Сачко
Original assignee: Ростовский институт инженеров железнодорожного транспорта
Priority date: 1987-08-20
Filing date: 1987-08-20
Publication date: 1989-05-23

Abstract

Изобретение относитс к области цифровой вычислительной техники и может быть использовано в системе прерывани вычислительной системы, а также дл управлени доступом к общей магистрали или общей области пам ти мультипроцессорных систем. Цель изобретени - повышение быстродействи . Устройство содержит два элемента ИЛИ 2, 3, генератор 1 тактовых импульсов, элементы И-НЕ 12, 14, счетчик 4, дешифратор 5. Каждый канал 8 содержит триггер 6, элемент ИЛИ-НЕ 9 и элемент И-НЕ 7. В УСТРОЙСТВЕ ОБЕСПЕЧИВАЕТСЯ РАЗНЕСЕНИЕ ВО ВРЕМЕНИ МОМЕНТА ПЕРЕКЛЮЧЕНИЯ СЧЕТЧИКА И МОМЕНТА СРАБАТЫВАНИЯ ВЫХОДНОГО ТРИГГЕРА И СОКРАЩЕНИЕ ВРЕМЕНИ НА ПЕРЕХОД К ОБСЛУЖИВАНИЮ ОЧЕРЕДНОГО ЗАПРОСА ЗА СЧЕТ ПРЕДВАРИТЕЛЬНОГО ПОИСКА ЭТОГО ЗАПРОСА ВО ВРЕМЯ ОБСЛУЖИВАНИЯ ПРЕДЫДУЩЕГО. 1 ИЛ.

Description

Изобретение относится к цифровой вычислительной техники, в частности к устройствам приоритета, и может быть использо вано в системе прерывания вычислительной системы, а также для управления доступом к общей магистрали или общей области памяти мультипроцессорных систем.

Цель изобретения — повышение быстродействия.

На чертеже представлена структурная схема устройства.

Устройство содержит генератор 1 такто-вых импульсов (ГТИ) 1, первый 2 и второй 3 элементы ИЛИ, счетчик 4, дешифратор 5, триггер 6, первый элемент И—НЕ 7, канал 8, элемент ИЛИ—НЕ 9, запросные входы 10 устройства, установочный вход 11 устройства, второй элемент И—НЕ 12, выходы 13 устройства, первый элемент И—НЕ 14.

Устройство работает следующим образом.

Перед началом работы триггеры 6 и счетчик 4 сбрасываются в «0» подачей положительного импульса на устовочный вход 11.

Запрос прерывания, поступающий на вход 10, инвертируется элементом 9, подается на вход элемента 7 и снимает сигнал сброса с установочного входа триггеров. Счетчик 4 в это время считает импульсы ГТИ 1, его содержимое увеличивается на каждый раз по заднему фронту тактовых импульсов. При этом содержимое счетчика дешифрируется дешифратором 5. В результате на выходе дешифратора последовательно формируются импульсы. После появления «1» на информационном входе триггера 6 и наличии запроса в данном канале с приходом переднего фронта синхросигнала на выходе канала появляется «0», т. е. начинает обслуживаться запрос. Этот «0» поступает на вход элемента 12 и на его выходе появляется «1», которая запирает синхровходы триггеров 6 через элемент 3. Счетчик 4 при этом продолжается считать по циклу с появлением очередного запроса на входе 10 при его совпадении с разрешающим потенциалом на входе дешифратора 5 для необслуженного в данный момент канала. На выходе элемента 7 появляется «0». Это вызывает появление на выходе элемента 14 «1», которая заблокирует счетчик 4 через элемент 2, до начала обслуживания этого запроса.

После снятия сигнала обслуживаемого в данный момент запроса в связи с окончанием в его потребности триггер 6 сбрасывается и на выходе элемента 12 появляется «0» — этим разблокируется прохождение тактовых импульсов к синхровходам триггеров бис приходом переднего фронта тактового импульса на инверсном выхо5 де триггера 6 канала 8, на номере которого остановлен счетчик 4, появляется «0». На выходе элемента 7 формируется «1», которая вызывает появление на выходе элемента 14 «0», т. е. разблокируется счетчик и продолжает считать по циклу. В это же время на выходе элемента 12 формируется «1» и блокирует синхровходы триггеров 6 и т. д.

Claims

Формула изобретения

Многоканальное устройство циклического приоритета, содержащее первый элемент ИЛИ, генератор тактовых импульсов, дешифратор, счетчик, а в каждом канале — триггер, выходы счетчика соединены с вхо20 дами дешифратора, каждый выход которого соединен с первым входом соответствующего канала, отличающееся тем, что, с целью повышения быстродействия, устройство содержит второй элемент ИЛИ, два элемен25 та И—НЕ, а в каждом канале — элемент И—НЕ и элемент ИЛИ—НЕ, первые входы первого и второго элементов ИЛИ соединены с выходом, генератора тактовых импульсов, а вторые входы соединены соответственно с выходами первого и второго 30 элементов И—НЕ, выход первого элемента ИЛИ подключен к счетному входу счетчика, выход элемента И—НЕ канала соединен с соответствующим входом первого элемента И—НЕ, синхровходы триггеров всех каналов соединены с вторыми входами каналов и с 35 выходом второго элемента ИЛИ, установочный вход триггера и первый вход элемента И—НЕ канала соединены с выходом элемента ИЛИ—НЕ данного канала, первый вход которого является запросным входом устройства, информационный вход триггера и второй вход элемента И—НЕ канала соединены с первым входом канала, инверсный выход триггера канала соединен с третьим входом элемента И—НЕ своего канала, с соответствующим входом второго ₄5 элемента И—НЕ устройства и является выходом устройства, установочный вход которого соединен с входом сброса счетчика и с вторыми входами элементов ИЛИ—НЕ всех каналов, которые являются третьими входами каналов.