SU1462490A1 - Code converter - Google Patents
Code converter Download PDFInfo
- Publication number
- SU1462490A1 SU1462490A1 SU874225947A SU4225947A SU1462490A1 SU 1462490 A1 SU1462490 A1 SU 1462490A1 SU 874225947 A SU874225947 A SU 874225947A SU 4225947 A SU4225947 A SU 4225947A SU 1462490 A1 SU1462490 A1 SU 1462490A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- elements
- converter
- inputs
- logical
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении преобразовате лей дл согласовани арифметическш устройств, работающих в позиционно-. знаковом коде с двоичными арифмети- , ческими устройствам. Целью изобретет ни вл етс упрощение преобразовател . Поставленна цель достигаетс тем, что в преобразователь, содержа щий группу элементов 2И-ШШ 2, группу элементов НЕ 1, введена группа плюсовых входов 3, соединенна с входами элементов 2И-ИЛИ группы. 1 ил«The invention relates to computing and can be used in the construction of converters for matching arithmetic devices operating in positional. signed code with binary arithmetic devices. The goal of the invention is to simplify the converter. This goal is achieved by the fact that a group of positive inputs 3, connected to the inputs of elements 2 and-3, is entered into the converter containing the group of elements 2И-ШШ 2, the group of elements 1. 1 silt
Description
Формирование двоичного кода осуществл етс со старшего разр да. При п 9 логическа единица, котора соответствует (+), поступает, с одной 30 стороны, на выход п группы 5 преобразовател , с другой стороны, на вход группы элементов 2И - ИЛИ 2 (п-1)-го разр да, а поскольку на выходе элемен ;та НЕ 1 этого разр да присутствует jj Iлогическа единица, то срабатывает I элемент 2И-ИЛИ группы, на выходе I которого (п -1)-й разр д) формируетс логическа единица, котора поступает на вход элемента 2И-ИЛИ ((п-2)-й40The binary code is generated from the highest bit. With p 9, the logical unit that corresponds to (+) comes from one 30 side, to the output n of group 5 of the converter, on the other hand, to the input of the group of elements 2I - OR 2 (n - 1) -th bit, and since at the output of the element; that NOT 1 of this bit is present jj I logical unit, then the I element 2I-OR of the group is triggered, at the output I of which (n -1) -th bit) a logical unit is formed, which enters the input of the element 2I-OR ((p-2) -y40
разр д), на его выходе формируетс bit e), at its output is formed
мента НЕ согласно входному коду подана логическа единица.The ment NOT is given according to the input code.
Аналогичным образом разр ды 2... 2, 2° будут, соответствовать логическим единицам, а разр ды 2...2, 2 - логическим нул м, т.е. позиционно- . знаковый код преобразуетс в двоичный код вида П0011101.Similarly, bits 2 ... 2, 2 ° will correspond to logical units, and bits 2 ... 2, 2 will be logical zero, i.e. positional. the sign code is converted to a binary code of the form P0011101.
В качестве использовани позицион- но-знакового кода можно привести пример сложени и вычитани двух ко- до вых ко мбин ацийAn example of the addition and subtraction of two code trains can be given as the use of a position-sign code.
5050
Результат суммировани будетThe result of the sum will be
2 2 2 2 2 2
2V 22V 2
Из приведенных примеров следует, что операции суммировани и вычитани отличаютс тем, что в первом случае логические 1 (+) одного слагаемого суммируютс с логическими (+) другого слагаемого, так же, как и логические 1 (-) обоих слагаемых; при вычитании поразр дно суммируютс логические I (+) вычитател и логические 1 (-) вычитаемого, так же, как и логические 1 (-) вычитател суммируютс с логическими I (+) вычитаемого.From the above examples, it follows that the operations of summation and subtraction differ in that in the first case the logical 1 (+) of one term is summed with the logical (+) other term, as well as the logical 1 (-) of both terms; in the case of subtraction, the logical I (+) of the subtracter and the logical 1 (-) of the subtracted are added together as the bottom, and the logical 1 (-) of the subtracter is added to the logical I (+) of the subtracted.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874225947A SU1462490A1 (en) | 1987-01-29 | 1987-01-29 | Code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874225947A SU1462490A1 (en) | 1987-01-29 | 1987-01-29 | Code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1462490A1 true SU1462490A1 (en) | 1989-02-28 |
Family
ID=21296831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874225947A SU1462490A1 (en) | 1987-01-29 | 1987-01-29 | Code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1462490A1 (en) |
-
1987
- 1987-01-29 SU SU874225947A patent/SU1462490A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1462490A1 (en) | Code converter | |
SU1508203A1 (en) | Binary encoder | |
SU1206771A2 (en) | Device for adding in redundant octal notation | |
SU1667054A1 (en) | Modulo three adder-multiplier | |
SU739523A1 (en) | Binary decimal-to-binary converter | |
SU1397898A1 (en) | Arithmetic/logical module | |
SU1716506A1 (en) | Logarithmic-to-binary code converter | |
RU1820397C (en) | Function sine converter | |
SU1363188A1 (en) | Parallel adder | |
SU1388850A1 (en) | Device for modulo p addition and subtraction of numbers | |
SU1378065A1 (en) | N-digital gray code converter | |
SU1525918A1 (en) | Device for extracting whole and fractional parts of number with non-integer base | |
SU1442988A1 (en) | Combination adder | |
SU1444750A1 (en) | Device for computing modulo of complex number | |
RU2054709C1 (en) | Device for multiplication of numbers represented in position code | |
SU1270757A1 (en) | Device for taking sum of binary numbers | |
SU1626385A1 (en) | Device for binary-residue conversion | |
SU1476469A1 (en) | Modulo 3 residue code check unit | |
SU1280615A1 (en) | Versions of device for squaring binary numbers | |
SU1267625A1 (en) | Device for converting number from residual class system to position code | |
SU1136153A1 (en) | Device for calculating value of function x = square root of sum of two squared numbers | |
RU2037268C1 (en) | Binary-coded-decimal-code-8-4-2-1-to-code-5-4-2-1 converter | |
SU1438005A1 (en) | Binary code to position-sign code converter | |
SU779998A1 (en) | Code converter | |
SU1451690A1 (en) | Modulo-m adding and subtracting device |