SU145906A1 - Способ преобразовани сигналов св зи в последовательность двоичных импульсов - Google Patents
Способ преобразовани сигналов св зи в последовательность двоичных импульсовInfo
- Publication number
- SU145906A1 SU145906A1 SU722077A SU722077A SU145906A1 SU 145906 A1 SU145906 A1 SU 145906A1 SU 722077 A SU722077 A SU 722077A SU 722077 A SU722077 A SU 722077A SU 145906 A1 SU145906 A1 SU 145906A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- sequence
- pulse
- input
- communication signals
- pulses
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
Известен способ преобразовани сигналов св зи в последовательность двоичных импульсов с преобразованием мгновенных значений сигнала в пакет импульсов с последующим подсчетом их числа при помощи счетчиков.
Недостаток этого способа заключаетс в том, что во многих случа х операци счета должна осуществл тьс с весьма больщой скоростью , что вызывает значительные трудности при создании надежных счетчиков.
Предлагаемый способ отличаетс от известного тем, что позвол ет снизить скорость работы счетного устройства и повысить скорость кодировани , или увеличить число каналов в многоканальных лини х св зи. Это достигаетс тем, что из пакета импульсов с помощью линии задержки и схемы антисовпадений выдел ют последний импульс, одновременно с помощью другой схемы антисовпадений и линии задержки частота следовани импульсов пакета уменьщаетс в соответствующее число раз. С помощью нескольких схем совпадений определ ют положение последнего импульса по отнощению к последнему импульсу поделенной последовательности, причем значени последних разр дов кодовой комбинации определ ют на выходе схем совпадений.
Сущность предлагаемого способа по сн етс блок-схемой, изображенной на чертеже и состоит в следующем.
Пакет импульсов с периодом 7 следовани поступает на
вход / устройства. К этому входу подключен вход 2 схемы 3 антисовпадений , выход которой соединен с линией 4 задержки, создающей задержку периода. Выход линии 4 задержки соединен со входом 5 схемы 3. Схема 3 антисовпадений выдает импульс на выход 6 в том слу№145906-2чае , если входной импульс поступает только на вход 2, и не выдает его, если входные импульсы поступают на входы 2 и 5. Таким образом, на выходе 6 схемы 3 последовательность импульсов имеет частоту следовани //2 Пакет импульсов попадает также на вход 7 схемы 8 антисовпадений , на вход У которой тот же пакет поступает с задержкой периода, осуществл емой линией 10 задержки. Схема 8 выдает импульс на выход и в том случае, если входной импульс поступает только на вход 9, и не выдает его, если импульсы поступают на входы 7 и 9, или только на вход 7J Таким образом, на выходе /У схемы 8 по витс только один импульс, задерлсанный на врем периода по отношению к последнему импульсу пакета. Точки // и 12 соединены с двум входами схемы 13 совпадений, котора выдает импульс на выход 14 только в том случае, если импульсы поступают на оба входа. Схема 13 совпадений соединена со входом триггерной чейки 15. Эта чейка после окончани операции кодировани переводитс в исходное состо ние «О, если же на ее вход поступает импульс, то она переключаетс в состо ние «I. Состо ние триггерной чейки к моменту окончани операции кодировани определ ет значение последнего разр да кодовой комбинации . Значени остальных разр дов кодовой комбинации определ ютс в результате счета последовательности импульсов на выходе 6 с помощью счетного устройства 16.
Таким образом, описанна схема позвол ет уменьшить скорость работы счетного устройства в два раза. Если аналогичное устройство включить на входе счетчика в точке 17 и заменить в нем линии задержки , то можно уменьшить скорость счета в четыре раза и т. д.
В заключении Министерства св зи СССР отмечаетс полезность способа и возможность его использовани в разработках, проводимых в НИИ Министерства.
Предмет изобретени
Способ преобразовани сигналов св зи в последовательность двоичных импульсов с преобразованием мгновенных значений сигнала в пакет импульсов с последующим подсчетом их числа при помощи счетчиков , отличающийс тем, что, с целью снижени скорости работы счетного устройства или увеличени скорости кодировани , из пакета импульсов с помощью линии задержки и схемы антисовпадений выдел ют последний импульс, одновременно с помощью другой схемы антисовпадений и линии задержки частота следовани импульсов пакета уменьщаетс в соответствующее количество раз, а с помощью нескольких схем совпадений определ ют положение последнего импульса по отнощению к последнему импульсу поделенной последовательности, причем значени последних разр дов кодовой комбинации определ ют на выходе схем совпадений.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU722077A SU145906A1 (ru) | 1961-03-16 | 1961-03-16 | Способ преобразовани сигналов св зи в последовательность двоичных импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU722077A SU145906A1 (ru) | 1961-03-16 | 1961-03-16 | Способ преобразовани сигналов св зи в последовательность двоичных импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU145906A1 true SU145906A1 (ru) | 1961-11-30 |
Family
ID=48301408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU722077A SU145906A1 (ru) | 1961-03-16 | 1961-03-16 | Способ преобразовани сигналов св зи в последовательность двоичных импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU145906A1 (ru) |
-
1961
- 1961-03-16 SU SU722077A patent/SU145906A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU145906A1 (ru) | Способ преобразовани сигналов св зи в последовательность двоичных импульсов | |
GB1216081A (en) | Electronic logic element | |
SU114565A1 (ru) | Импульсное устройство дл извлечени квадратного корн | |
SU1049815A1 (ru) | Цифровой стробоскопический преобразователь электрических сигналов | |
SU542210A1 (ru) | Аналого-цифровой функциональный преобразователь | |
SU783995A1 (ru) | Устройство формировани контрольного разр да счетчика | |
SU1150758A1 (ru) | Двоичный счетчик | |
SU437079A1 (ru) | Устройство дл перемножени функций распределени веро тностей | |
SU733109A1 (ru) | Троичный реверсивный п-разр дный счетчик импульсов | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU773921A1 (ru) | Нормализатор длительности импульсов | |
SU1298910A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU783996A1 (ru) | Делитель частоты с измен емым коэффициентом делени | |
SU409386A1 (ru) | Десятичный счетчик | |
SU1275777A1 (ru) | Преобразователь последовательного двоичного кода в параллельный двоично-дес тичный код | |
SU439801A1 (ru) | Устройство дл преобразовани дес ти ных чисел в двоичные | |
SU970706A1 (ru) | Счетное устройство | |
SU786011A1 (ru) | Делитель частоты | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU743204A1 (ru) | Делитель частоты импульсов | |
SU661818A2 (ru) | Двухтактный двоичный счетчик | |
SU1029190A1 (ru) | Функциональный преобразователь | |
SU373890A1 (ru) | Всесоюзная i | |
SU434608A1 (ru) | Устройство для декодирования неравномерных кодов | |
SU381171A1 (ru) | Двоичный счетчик импульсов |