SU1443178A1 - Устройство дл передачи и приема дискретной информации - Google Patents

Abstract

Изобретение относитс  к электро- св зио Цель изобретени  - повышение скорости передачи информа1даи. Устр- во содержит на передающей стороне. эл-ты И 1, 10, 11, 14 и 15, суммиру- Ю1 1ий и BbrqHTaKiiipiH счетчики 2 и 3, эл-ты ИЛИ 4 и 16, формирователь 5 импульсов , счетчик 6 импульсов, блоки задержки 7, 8 и 9, г-р 12 псевдослучайной последовательности (ПСП) ,и сумматор 13 по модулю два. На приемной стороне устр-во содержит вьдели- тель 17 ПСП, блоки .сравнени  18 и 29, г-р 19 ПСП, RS-триггер 20, счетчик 21 импульсов, эл-т И 22, суммирукндий счетчик 23, накопитель 24, триггер 25, регистры 26, 27 и 28 сдвига, кодопреобразователи 30 и 31 и канал св зи 32. Цель достигаетс  путем уменьшени  длины кодового слова 3 ил, (С (Л 00 Ч 00

Description

1 . 1

Изобретение относитс  к электросв зи и может быть использовано в системах передачи дискретной информации.

Целью изобретени   вл етс  повышение скорости передачи информации пу- тем уменыйени  длины кодового слова.

На фиг, 1 представлена структурна  электрическа  схема устройства дл  передачи и приема дискретной ин™ формацииf на фиг 2 -- временные диаграммы сигналов, по сн ющие работу устройства дл  передачи и приема дискретной информации; на фиг 3 - таб опица истинности,

Устройство дл  передачи к приема дискретной информации содержи-т на передающей стороне первьй элемент И 1, суммирующий счетчик 2, вычитающий .счетчик Зд элемент ИЛИ 4, фор- мирователь 5 импульсов,, счетчик 6 импульсов, блок.7 задержки первьй и второй дополнительные блоки 8 и 9 задержки, второй и третий элементы И 10 и 11, генератор 12 псевдослу- чайной последовательности (ПСП), сумматор 13 по модулю два, первый и второй дополнитальные элементы И 14 и 15, дополнительньй элемент ИЛИ 16, на приемной стороне выделитель 17 пселдослучайной последовательности блок 18 сравнени 5 генератор 19 ПСП. КЗ-триггер 20э счетчик 21 импульсов, элемент И 22, суммирующий счетчик 23, накопитель 24, дополнительный триггер 25, первьй, второй и третий ре гистры 26-28 сдвига, блок 29 сравнени , первый и второй кодопреобразователи 30 и 31 о

На фнг. 1 также представлен канал 32 св зи.

Устройство дл  передачи и приема дискретной информации работает следующим образомо

Передаваемьй дискретньй сигнал (фиг о 2а) поступает на информационный вход ус ройства дл  передачи и приема дискретной информации (фиг,1) т.е. на перзьй вход первого элемента И 1 На второй вход последнего со считьшающего входа устройства дл  передачи и приема дискретной информации поступазт поспедовательность счетных импульсов5 период следовани  которых D показан/ на фиг, 2во В произвольные относительно передаваемого дискретного сигнала моменты времени на опорный вход устройства дл  передачи и приема дискретной информации по

2

ступают и1-тульсы опорной последовательности (фиг. 26), период следовани  которых Т должен быть меньше, чем минимальна  длительность элемента передаваемого дискретного сигнала

т„.е Т Т„

Причем период следоJQ 15

20 25 ЗО

35

0

5

вани  опорных импульсов Т, период следовани  счетных импульсов С и длительность Т о св заны соотношени ми Т (2 - 1) То Т + Т + 1}, где./тг- число разр дов двоичного числа, определ ющего количество стрсбирующих импульсов периода , фор1 гируемых за врем  Т, При этом в интервале времени между двум  опорными импульсами не может быть более одного фронта передаваемого дискретного сигнала. При поступлении опорного импульса на сум- шpyюl ий счетчик 2 последний вьщает информацию, котора  была в нем записана , в вычитaюllJ5iй счетчик 3, а сам устанавливаетс  в исходное состо ние. При этом счетные импульсы через первый элемент И 1 поступают на счетньй вход суммирующего счетчика 2, если первый элемент И 1 открыт единичньш потенциалом передаваемого дискретного сигнала.

При по влении комбинации, отличной от нулевой, в разр дах вычитающего счетчика 3 на выходе элемента ИЛИ 4 формируетс  единичньй сигнал, посредством которого на выходе форми роватап  5 во врем  переднего фронта действи  этого потентщала формируетс  короткий импульс, который переводит счетчик 6 в его предельное состо ние Состо ни  счетчика 6 уменьшаютс  при поступлении импульсов на его счетный вход Единичным потенциалом с пр мого вькода счетчика 6 открываетс  первьй дополнительньй элемент И 14о По тактовому входу устройства дл  передачи и приема дискретной информации поступают высокочастотные тактовые импульсы (ВТИ)., длительность которых равна половине их периода следовани  t, который в (п+1) раз меньше длительности Т наименьшего по длительности элемента передаваемого дискретного сигнала.

Первьй импульс из последовательности ВТИ после перехода счетчика 6 в предельное состо ние через первьй дополнительньй элемент И 14 и далее через дополнительньй элемент ИЛИ 16 и блок 7 задержки выдаетс  в канал 32 св зи. Этот импульс  вл етс  мар314А31

кером, сигнализирующим (приемную сторону ) о начале поступлени  очередной, следующей за ним, кодовой группы, Это- же импульс через третий элемент И 11 поступает на счетный вход счет- чика 6 и переводит его в предпредель- ное состо ние. Следующий за этим импульс переводит счетчик 6 в состо ние , при котором на его пр мом и IQ инверсном выходах формируютс  соответственно нулевой и единичный потенциалы Нулевой потенциал с пр мого выхода счетчика 6 закрывает первый дополнительный элемент И 14 и через 15 первый дополнительный блок 8 задержки с временем задержки, равньш времени срабатывани  счетчика 6, также за-, крывает третий элемент И 11.

Брем  задержки второго дополни- 20 тельного блока 9 задержки выбираетс  больше времени задержки первого дополнительного блока 8 задержки и меньше половины периода tj,. Единичными потенциалами с выхода элемента 25 ИЛИ 4 и инверсного выхода счетчика 6 , открываетс  второй элемент И 10, через которьй на тактовый вход генератора 12 и на счетный вход вычитающего счетчика 3 начинают поступать ВТИ зо до тех пор, пока вычитающий счетчик 3 не устанавливаетс  в нулевое состо ние . В этом случае подача ВТИ прекращаетс  Иод действием этих ВТИ за врем , не превышающее периода Т еле- ,jg довани  опорных импульсов, производитс  сдвиг фазы ПСП, формируемой в генераторе 12, на число шагов, соответствующее числу счетных импульсов, поступаюш;их на вход суммирующего 40

счетчика 2. В сумматоре 13 и втором дополнительном элементе.И 15 формируетс  кодова  группа биимпульсного кода, соответствующего коду, сформированному в генераторе 12, котора  45 через дополнительный элемент РШИ 16 и блок 7 задержки вьздаетс  в канал 32

св зи сразу за маркерным импульсом.

Принимаема  с выхода канала 32 св зи последовательность поступает на gQ вьделитель ПСП 17, При наличии в принимаемой последовательности зачетного участка, не содержащего ошибок, с помощью вьщелител  17 ПСП определ етс  значение ее фазыо С выхода вьщелите- gg л  17 ПСП сигнал устанавливает RS- триггёр 20 в единичное состо ние, что приводит к открьшанию элемента И 22, после чего с дополнительного тактово78 .

го выхода устройства дл  передачи и приема дискретной информации на вход суммирующего счетчика 23 и на вход генератора 19 начинают поступать ВТИ и производ т сдвиг прин той (пре- дьщущей) ПСП относительно принимаемой Сдвиг осуп;ествл етс  до совпадени  фаз указанных последовательностей При этом сигналом с выхода блока 18 сравнени  RS-триггер 20 устанавливаетс  в нулевое состо ние. Сигналом с инверсного выхода Р RS- триггера 20 производитс  перезапись содержимого суммирующего счетчика 23 в накопитель 24,

Суммирующий счетчик 23 осуществл ет подсчет каждых (п+1) ВТИ, что эквивалентно определению конца интервала анализа кодовой комбинации в выделителе 17 ПСПо Счтетчик 21 устанавливаетс  в исходное состс ние сигналом с дополнительного выхода вьдели- тел  17 ПСП, сигнализирующего о начале анализа поступающей кодовой комбинации . После подсчета (п+0 ВТИ на выходе счетчика 21 формируетс  сигнал , поступающий на управл ющий вход вьщелитач  17 ПСП и подготавливакиций его к анализу очередной кодовой комбинации ,

С дополнительного опорного входа устройства дл  передачи и приема дискретной информации на его приемной стороне в произвольные моменты времени относительно времени действи  опорных импульсов на передающей стороне поступают импульсы опорной последовательности с периодом Т, Каждый такой импульс поступает на счетный вход дополнительного триггера 25 ( в- л кнцегос  счетным триггером). Дл  раскодировани  принимаемых комбинаций и прин ти  решени  о пол рности передаваемого сигнала анализируютс  по две следуюпще друг за другом кодовые группы, Теку1ца  кодова  группа из накопител  24 по импульсу записи, поступающему с инверсного выхода дополнительного триггера 25 на третий регистр 28, записываетс  в последний Следующа  кодова  группа аналогично по импульсу записи, поступающему с пр мого выхода дополнительного триггера 25, записьшаетс  в первый регистр 26. Дополнительный блок 29 срар нени  суммирует числа, записанные в первом и третьем регистрах 26 и 28, и указанную сумму соавнивает с число

n 2 1 „ Екпи указанна  сумма пре- вьшает или равна числз j то это означает , что на передающей стороне закодирована единична  посыпка дискретного сигнала .длительностью Т „о,, , причем n TfiDC. расположенна  в средней части анализируемого интервала длительностью 2-Т, При этом на выходе дополнительного блока 29 срав нени  вырабатываетс  единичньш сигнал ,. Если же сумма не лревыиает числа п, то это означает,, что закодирована нулева  посылка длительностью ., расположенна  в. средней части анапизирз емого интерва,ла ностью 2Т,, причем n 2 Т /.о этом на выходе дополнительного блока 29 сравнени  вырабатываетс  нулевой сигнал Первьш и второй кодопреобразователи 30 и 31 выполн ют функцию обратного преобразовани  двоичных кодоВэ записанных в первом и третьем регистрах 26 и 28

В качестве приема рассмотрим случай передачи исходного дискретного сигнала изображенного на .фиг, 2ао Дл  m 2 временные диаграммы следовани  опорных и счетных импульсов представлены соответственно на фиг,2 и Во На фиг, 2г изображены пачки счетных импульсов, поступающих на счетньй- вход с тммирующего счетчика 2 после первого элемента И 1 ,, На фиг,. 2д представлены кодовые группы, считываемые из суммирующего счетчика 2 в вычитающий счетчик 3 за соответствующие интервалы кодировани  длительностью То Далее допустим, что на приемной стороне при раскодировании указанного дискретного сигнала, анализ начат в момент времени t тек о (фиг, 2д)6 При этом за интервал времени (t t;) в третий регистр 28 будет считана комбиназди  11 Т

из накопител  24, а з первьй регистр 26-комбинаци  -С00 7 Дополнительный блок 29 сравнени , производ  суммирование этих чисел и сравнение указанной суммы с числом n 3 (или в двоичном коде)g в момент времени вырабатьшает сигнал логической единицы (фиг, 2д) э который постз па- ет на дополнительные входы первого и второго кодопреобразователей 30 и 31 о По сш налу записи5 поступающему в моиез1т времени пефвый вход второго регистра 275 последний записьюаетс  в параллельном ко5

0

3

Q

5

0

5

0

5

0

5

1786

де кодова  комбинатди  ГИООО (фиг о 2е), вырабатьшаема  первым и вторым кодопреобразовател ми 30 и 31 на основании таблицы истинности (фиг о 3)о Затем посредством счетных импульсов, поступающих на считывающий вход второго регистра 27, указанна  комбинаци  в последовательном коде считьшаетс  с выхода второго регистра 27, Кодовые комбинации, записываемые во второй регистр 32 в моменты

времени t тек.з С..и t ,5, и соответствующа  им ог -тбающа  исходного двоичного дискретного сигнала также приведены соответственно на фиг о 2ео

Claims (1)

1. Формула изобретени 

   Устройство дл  передачи и приема дискретной информахщи, содержащее на передающей стороне последовательно соединенные первый элемент И, сумми- руюгтй счетчик, вьмитаюидий счетчик, элемент ЮТИ, второй элемент И и генератор псевдослучайной последовательности , а также третий элемент И и блок задержки, выход второго элемента И подсоединен к счетному входу вычитающего счетчика, причем первьй и второй входы первого элемента И, считьюаюр ий вход суммирующего счетчика и первый вход третьего элемента И и выход, блока задержки  вл ютс  соответственно информационным, считьгеа- Ю1ЦИМ и опорным входами, тактовым входом и канальным выходом устройства ., на приемной стороне - последовательно соединенные выделитель псевдослучайной последовательности, блок сравнени , RS-триггер, элемент И, суммирующий счетчик и накопитель, а также дополнительньй триггер и генератор псевдослучайной последовательности , вход.и выходы которого подклю- чены соответственно к выходу элемента И и соответствуювщм входам блока сравнени , дополнительный выход выделител  псевдослучайной последовательности подсоединен к S-входу RS- триггера, инверсный выход которого подсоединен к считывающему входу суммирующего счетчика, причем информа- ционньй вход делител  псевдослучай- . ной последовательности и второй вход элемента И  вл ютс  соответственно канальным входом и дополнительным тактовым входом устройства, о т л и71

   чающеес  тем, что, с целью повышени  скорости передачи информа- исии путем уменьшени  длины кодового слова, введены на передающей стороне последовательно соединенные формирователь импульсов, счетчик импульсов, «первьй дополнительный элемент И и дополнительный элемент ИЛИ, выход которого подсоединен к входу блока задержки, последовательно соединенные сумматор по модулю два и второй дополнительный элемент И, выход которого подсоединен к второму входу дополнительного элемента Ш1И, а также первый и второй дополнительные блоки задержки , при этом вход и выход генератора псевдослучайной последовательности подключены соответственно к первому и второму входам сумматора по модулю два, пр мой выход счетчика импульсов подсоединен через последовательно соединенные первьй дополнитепьньй блок задержки и третий элемент И к счетному входу счетчика импульсов, инверсный выход которого подсоединен к вторым входам второго элемента И и второго дополнительного элемента И, выход второго дополнительного блока задержки подсоединен к второму входу первого дополнительного блока И и третьему входу второго элемента И, причем вход второго допол ттельного блока задержки подключен к первому входу третьего элемента И, на приемной стороне введены последовательно соединенные первый регистр сдвига.

   r

   0

   5

   0

   5

   1788

   первый кодопреобразователь и второй регистр сдвига, последовательно соединенные второй регистр сдвига и третий кодопреобразователь, выходы которого подсоединены к соответствуюидп- .вторым информа1.шонным входам второго регистра сдвига, а также счетчик импульсов , счетный вход и выход которого подключены соответственно к,дополнительному вькоду и управл ющему входу вьщелител  псевдослучайной последовательности , при этом выходы накопител  подсоединены к соответствующим входам первого и второго регистров сдвига, выходы которых подсоединены к соответствующим первым и вторым входам дополнительного блока сравнени , выход которого подсоединен к дополнительным входам первого и второго кодопреобразователей, пр мой выход дополнительного подсоединен к тактовым входам первого и второго регистров сдвига, инверсный выход дополнительного триггера подсоединен к тактовому входу третьего регистра сдвига, а обнул к ций вход счетчика импульсов подключен к второму входу элемента И, причем дополнительный триггер выполнен в виде счетного триггера, а счетный вход дополнительного триггера и считьта- ющий вход и выход второго регистра сдвига  вл ютс  соответственно дополнительным опорным входом и считыва- ющим входом и выходом устройства.

   Фае.З