SU1411991A2

SU1411991A2 - Устройство цикловой синхронизации

Info

Publication number: SU1411991A2
Application number: SU874180485A
Authority: SU
Inventors: Юрий Вениаминович Старостин
Original assignee: Предприятие П/Я Г-4115
Priority date: 1987-01-12
Filing date: 1987-01-12
Publication date: 1988-07-23

Abstract

Изобретение относитс к электросв зи и м.б, использовано в цифровых системах передачи данных дл синхронизации по циклам. Цель изобретени - повьшение помехоустойчивости . Устр-во содержит; регистр 1 сдвига , дешифратор 2, три элемента И 3,4, 5, дополнительный элемент И 7, RS- триггер, элемент НЕ 10, элемент НЕТ 11, распределитель 12 импульсов, выделитель .13 тактовой частоты, делитель 14 частоты и счетчик 15 импульсов . В устр-во введены дополнительный RS-триггер 9, элемент И 6. После достижени счетчиком 15 минимально допустимого оставшегос его объема обеспечиваетс анализ соотношени между поступающими искаженными и неискаженными синхрокомбинаци ми и заполнение счетчика 15 в случае преобладани неискаженных синхрокомбина- ций или обнуление - в противном случае . Промежуточное значение объема счетчика 15 должно выбиратьс , кроме того, равным среднему числу ложных синхрокомбинаций, определ емым длиной истинной синхрокомбинаций. На про зерку истинной синхрокомбинаций на периодичность остаетс минимально необходимое врем . В результате распределитель 12 импульсов сохран ет фазу сигналов до .окончани воздействи помех на линейный сигнал. 1 ил. а (Л

Description

со

N)

Изобретение относитс к электросв зи , может быть использовано в цифровых системах передачи данных дл синхронизации по циклам и вл етс усовершенствованием изобретени по авт.ев о № 1160582.

Целью изобретени вл етс повышение помехоустойчивости.

На чертеже представлена структур- на электрическа схема устройства цикловой синхронизации.

Устройство цикловой синхронизации содержит регистр 1 сдвига, дешифратор 2, первый 3, второй 4, третий 5, четвертый 6 и дополнительный 7 элементы И, RS-триггер 8 и дополнительный КБ-триггер 9, элемент НЕ 10, элемент НЕТ 11, распределитель 12 импульсов , выделитель 13 тактовой частоты , делитель 14 частоты и счетчик 15 импульсов,

Устройство работает следующим образом .

Входной цифровой сигнал поступает на вход регистра 1 сдвига и на вход вьщелител 13 тактовой 1астоты. Поступающий цифровой сигнал, продвига сь по разр дам регистра 1 сдвига в параллельном коде, поступает на входы дешифратора 2 и кажда комбинаци символов, аналогична синхронизирующей , вызываетСформирование сигнала на его выходе. Если устройство цикловой синхронизации находитс в состо нии синхронизма, то сигнал с выхода дешифратора 2 совпадает с цикловым синхросигналом распределител 12 импульсов , по вл кщимс один раз за цикл с

При их одновременном поступлении на дополнительный элемент И 7 на его выходе по вл етс сигнал, сбрасывающий в нулевое состо ние счетчик 15 импульсов и дополнительный К3 триг- гер 9, нулевой сигнал с выхода которого закрывает четвертый элемент И 6 При этом первый элемент И 3 находитс в закрытом состо нии из-за отсутстви разрешающего сигнала с выхода счетчика 15 импульсов. Сигнал разрешени формируетс только при пост туплении на вход счетчика 15 импульсов числа импу 1ьсов, равного его коэффициенту счета Кроме того, сигнал с выхода делител 14 частоты также совпадает с инверсией сигнала с выхода распределител 12 импульсов, а следовательно, и с сигналом, форми

руемым дешифратором 2. Инверси сигнала распределител 12 импульсов с выхода элемента НЕ 10 закрывает третий элемент И 5 на врем своей длительности

При по влении с дешифратора 2 хот бы одного (первого) сигнала, не совпадающего по времени с цикловым синхросигналом, вырабатываемым распределителем 12 импульсов, сигнал с выхода элемента НЕТ 11 устанавливает RS-триггер 8 в единичное состо ние, который открьшает второй элемент И 4 о Если следующий сигнал с выхода дешифратора 2 вновь не совпадает по времени с сигналом на выходе распределител 12 импульсов, то делитель 14 частоты устанавливаетс в нулевое состо ние (соответствующее по влению сигнала на его выходе) и начинает вы- рабатьшать сигнал, не совпадающий по времени с прежним, RS-триггер 8 при этом обнул етс и закрывает второй элемент И 4,, Если следующий (вто- I

рой) сигнал с выхода дешифратора 2 совпадает по времени с сигналом,сформированным делителем 14 частоты, и не совпадает с сигналом на выходе распределител 12 импульсов, то этот сигнал через открытый сигналом с элемента НЕ 10 третий элемент И 5 проходит на вход счетчика 15 импульсов , который измен ет свое состо ние на единицу

При поступлении следующего (третьего) сигнала с выхода дешифратора 2 и несовпадение его с сигналом, сформированным делителем 14 частоты, процесс срабатьшани элемента НЕТ 11, RS-триггера 8, второго элемента И 4 и делител 14 частоты повтор етс , оканчива сь каждый раз, в случае хот бы одноразового подтверждени вс кого нового фазировани делител 14 частоты, увеличением содержимого счетчика 15 импульсов на единицу.

При заполнении счетчика 15 импульсов до определенного промежуточного. значени на его втором выходе по вл етс сигнал,устанавливающий дополнительный RS-триггер 9 в единичное состо ние, Открьшаетс четвертый элемент И 6 и разрешает поступление сигналов с выхода элемента НЕТ 11 на дополнительный вход счетчика 15 импульсов , обеспечива тем самым последующую работу счетчика 15 импульсов

14

в качестве реверсивного. Таким образом , после достижени счетчиком 15 импульсов минимально допустимого оставшегос его объема обеспечиваетс анализ соотношени между поступающими искаженными и неискаженными сикх- рок омбинаци ми и заполнение счетчика 15 в случае преобладани неискаженных синхрокомбинаций или обнуле- ние в противном случае.

Промежуточное значение объема счетчика 15 импульсов должно выбиратьс , кроме того, равным среднему числу ложных синхрокомбинаций, опре- дел емым длиной истинной синхрокомбинаций , Этим учитьшаетс то, что при вхождении в синхронизм при незначительной веро тности искажени символов линейного сигнала счетчик 15, наход сь в режиме только суммировани и не подверга сь сбрасыванию, увеличивает свое содержимое преимущественно за счет ложных синхрокомбинаций, а к моменту приема первой истинной синхрокомбинаций он с определенной

91

веро тностью оказьшаетс заполненным до промежуточного значени . При этом на проверку истинной синхрокомбинаций на периодичность остаетс минимально необходимое врем . В результате распределитель 12 импульсов сохран ет фазу сигналов до окончани . воздействи помех на линейный сигнал.

Claims

Формула изобретени Устройство цикловой синхронизации по авт.ев, № 1160582, отличающеес тем, что, с целью повьше- ни помехоустойчивости, введены последовательно соединенные дополнительный ES-триггер и четвертый элемент И, при этом выход четвертого элемента И подключен к дополнительному входу счетчика импульсов, дополнительный выход которого подключен к S-вхо- ду дополнительного RS-триггера, к R-входу которого подключен выход дополнительного элемента И, а к другому входу четвертого элемента И подключен выход элемента НЕТ.