[go: up one dir, main page]

SU1408439A1 - Устройство адресации дл автоматической конфигурации пам ти ЭВМ - Google Patents

Устройство адресации дл автоматической конфигурации пам ти ЭВМ Download PDF

Info

Publication number
SU1408439A1
SU1408439A1 SU864136630A SU4136630A SU1408439A1 SU 1408439 A1 SU1408439 A1 SU 1408439A1 SU 864136630 A SU864136630 A SU 864136630A SU 4136630 A SU4136630 A SU 4136630A SU 1408439 A1 SU1408439 A1 SU 1408439A1
Authority
SU
USSR - Soviet Union
Prior art keywords
registers
register
address
inputs
outputs
Prior art date
Application number
SU864136630A
Other languages
English (en)
Inventor
Валерий Васильевич Меркуль
Игорь Юрьевич Манукин
Михаил Наумович Гуревич
Original Assignee
Предприятие П/Я В-2129
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2129 filed Critical Предприятие П/Я В-2129
Priority to SU864136630A priority Critical patent/SU1408439A1/ru
Application granted granted Critical
Publication of SU1408439A1 publication Critical patent/SU1408439A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при непрерывной адресации модулей пам ти ЭВМ. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет схемной реализации автоматического отключени  неисправных модулей па.м ти и установлени  непрерывной адресации дл  исправных модулей пам ти,- причем информаци  об отключенных (неисправных ) модул х пам ти визуально представл етс  .оператору на блоке инди-, кации. Данна  цель достигаетс  за счет того, что в устройство, содержащее регистр физических адресов, регистр условных адресов, блок регистров преобразовани  , дополнительно введены регастр команд, два мультиплексора, регистр индикацш, элемент НЕ и элемент И. 2 ил. г (О

Description

Изобретение относитс  к вычислительной технике и может быть исполь- Эовано при непрерывной адресации модулей пам ти ЭВМ,
Оперативна  пам ть вычислительных Машин большой мощности состоит из Отдельных модулей, которые могут быть |этключе ны в случае наличи  в них не- |1справностей, причем исправные моду- W в данном случае должны иметь непрерывную адресацию.
I Операции присвоени  неотключенным модул м пам ти непрерывной адресации осуществл ютс  устройствами конфигу- {рации пам ти.
i Цель изобретени  - расширение функциональных возможностей за счет схемной реализации автоматического отключени  неисправных модулей пам ти |и установлени  непрерывной адресации |дл  исправных модулей пам ти, : На фиг,1 представлена структурна  |схема соединени  процессора, устрой- (ства адресации и оперативной пам ти; {на фиг.2 - функциональна  схема уст- {ройства.
I Схема соединени  включает процес- I сор 1, устройство 2 адресации и one- Iративную пам ть 3.
г Устройство адресации содержит регистр 4 команд, регистр 5 физических адресов, регистр 6 условных адресов, I блок 7 регистров преобразовани  адре- сов, первый 8 и второй 9 мультиплек- соры, регистр 10 индикации, блок 11 индикации, элемент И 12 и элемент , НЕ 13.
Выходы F, ,Р„,Q,A2,A1,Fj процессор I 1  вл ютс  соответственно выходом записи информации, в пам ть 3, выходом обращени  к пам ти 3, информационным выходом, выходом адреса в модул х пам ти , выходом адреса модулей пам ти, выходом управлени  устройством 2.
Выходы устройства 2 А и F  вл ютс  соответственно выходами физического адреса модулей пам ти и управл ющим выходом, последний служит дл  передачи в процессор 1 сигнала Не действительный адрес в случае обращени процессора 1 к отключенному модулю пам ти,и сигнала, Конец конфигурации , необходимого дл  сигнализации об окончании в устройстве 2 режима конфигурации пам ти.
Режимы работы устройства определ ютс  кодами, установленными на регистре 4 команд, первый и второй выхо
о
5
0 5
0
с
д
0
5
ды которого подключены к управл ющим входам регистров физических 5 и условных 6 адресов соответственно. При единичном значении на каком-либо выходе регистра 4 команд соответствующий регистр физического 5 или условного 6 адресов работает в режиме занесени  информации по информационным входам, в противном случае данные регистры работают в режиме счетчика, причем режимы работы регистров условных 6 и физических 5 адресов осуществл ютс  при наличии на их синхровхо- дах единичных сигналов.
В зависимости от кодов, установленных на выходах регистра 4 команд, устройство может работать в следующих режимах: конфигурации пам ти (код 00 на регистре 4), обращени  к пам ти по физическим адресам (код 01 на регистре 4), обращени  к пам ти по условным адресам- (код 10 на регистре 4), изменени  конфигурации пам ти (код 11 на регистре 4).
Режим конфигурации пам ти осуществл етс  следующим образом. Сигналом управлени  Сброс производитс  установка всех регистров устройства 2 в нулевое состо ние, сигналом управлени  Упр. - установка кода команды Конфигураци  (код 00) на регистре 4 команд, осуществл етс  проверка тестовой информации модул  пам ти пам ти 3, адрес которой соответствует коду, установленному на регистре 5, который работает в счетчика (на адресном входе мультиплексора 9, в данном случае, разрешающий сигнал с выхода элемента НЕ 13). В случае положительного результата проверки модул  пам ти пам ти 3 в устройство 2 выдаетс  из процессора 1 единичный сигнал Запись и единичный сигнал на первый вход задани  режима и производитс  занесение кода, установленного на регистре 5, в регистр блока 7, определенного кодом на регистре 6, в разр де регистра 1Q индикации, соответствующем коду на регистре 6, устанавливаетс  единичное значение. Сигналами Синхр. ФА и Синхр УА, поступак цими с процессора 1, происходит изменение кодов на +1 в регистрах 6 и 5.
В случае отрицательного результата при проверке тестовым контролем модул  пам ти fl пам ти 3 сигналы Запись и Синхр, УА не вырабатываютс , т.е.
запись кода регистра 5 в соответствующий регистр блока 7 не производитс  также не измен етс  состо ние в соответствующем разр де регистра 10.
При переполнении регистра 5 в процессор 1 выдаетс  сигнал об окончании режима конфигурации пам ти Конец ч конфигурации. Таким образом, в режиме конфигурации в регистрах блока 7 последовательно записываютс  коды физических адресов исправных модулей пам ти, а в блоке 11 индикации индикаторы , соответствующие исправным модул м пам ти, устанавливаютс  в состо ние Выключено.
Режим обращени  к пам ти 3 по физическим адресам осуществл етс  путем установки кода 01 на регистре 4 с последующей установкой кода физических адресов в регистре 5. В данном случае коды физических адресов модулей пам ти, установленные на регистре 5, поступают в пам ть 3 через второй информационный вход мультиплексора 9, так как адресный и младший разр д второго информационного входа возбуждаютс  единичным сигналом с выхода элемента НЕ 13. Данный режим используетс  в основном при поиске не- исправности в модул х пам ти.
Режим обращени  к пам ти по условным адресам производитс  путем установки сигналом Упр. кода 10 на регистре 4 команд и сигналами Синхр. УА осуществл етс  установка кодов | условных адресов в регистре 6. В данном случае на выходах мультиплексора 8 по вл ютс  коды физических адресов, соответствующие кодам условных адресов , возбуждающих адресные входы данного мультиплексора. Коды физических адресов с выхода мультиплексора 8 передаютс  через мультиплексор 9 в пам ть 3, причем если иа инверсном -младшем разр де выхода мультиплексора 9 по витс  единичный сигнал, то физический адрес на выходах данного мультиплексора будет недействительным .
Режим изменени  конфигурации пам ти  вл етс  режимом присвоени  физическому адресу данного модул  пам ти соответствующего условного адреса. Данный режим используетс  в некоторых случа х при выходе из стро  модулей пам ти во врем  выполнени  процессором 1 вычислительного процесса. В данном режиме сигналами Упр.,
Синхр. ФА и Синхр. УА производ 1Т- с  установка кодов на регистрах 4-6. Сигналом Запись осуществл етс  запись кода физического адреса в блок 7, причем если имеетс  единичный сиг- нал на первом входе задани  режима, то физический адрес, записываемый в соответствующие регистры блока 7,  вл етс  действительным, в противном случае физический адрес недействительный и в соответствующем разр де регистра 10 индикации устанавливаетс  нулевой код, т.е. соответствующий индикатор в блоке 11 индикации устанавливаетс  в состо ние Включено.
0
5 Q
5
0
5
0
5
I

Claims (1)

  1. Формула изобретени
    Устройство адресации дл  автоматической конфигурации пам ти ЭВМ, содержащее регистры физических и условных адресов, блок регистров преобразовани  адресов, причем информационные и адресные входы блока регистров преобразовани  адресов соединены соответственно с выходами регистров физических и условных адресов, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет схемной реализации автоматического отключени  неисправных модулей пам ти и установлени  непрерывной адресации дл  исправных модулей пам ти, в него введены ре- гистр команд, два мультиплексора, регистр индикации, элемент НЕ и элемент И, причем информационные входы регистров условных и физических адресов и команд соединены с входами за- - Дани  режима устройства, синхровходы регистров условных и физических адре- сов и команд соединены с соответствующими входными щинами синхронизации , входы управлени  режимом регистров условных и физических адресов соединены с пр мым и инверсным входами элемента И и с первым и вторым выходами регистра команд соответственно, входы младших разр дов регистров ка регистров преобразовани  адресов соединены с первым входом задани  режима устройства и с информационными входами регистра индикации, выходы которого  вл ютс  выходами признака неисправности модулей пам ти устройства , синхровход регистра индикации соединен с входом записи устройства и с синхровходом блока регистров преобразовани  адресов, адресные входы
    которого соединены с адресными входами первого мультиплексора, адресные входы регистра индикации соединены с выходами регистра физических дресов и с старшими разр дами второго информационного входа второго мультиплексора , младший разр д второго информационного входа и адресный вход которого соединены с выходом элемента НЕ вход которого соединен с вторым выходом регистра команд, первый информационный вход второго мультиплексора соединен с выходом первого мультиплексора , информационные входы которого соединены с выходами блока регистров преобразовани  адресов, входы установки нул  всех регистров соединены с входом сброса устройства, инверсный выход элемента И  вл етс  выходом признака завершени  тестировани  пам ти устройства, выходы второго мультиплексора  вл ютс  выходами задани  адреса устройства, выход переполнени  регистра физических адресов  вл етс  выходом признака конца конфигурации пам ти устройства.
    , fi S
    At А1
    D
    s
    мм ш
    т  ш
    } At
    НЯЯЕ
    А1
    фиг.1
SU864136630A 1986-10-20 1986-10-20 Устройство адресации дл автоматической конфигурации пам ти ЭВМ SU1408439A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864136630A SU1408439A1 (ru) 1986-10-20 1986-10-20 Устройство адресации дл автоматической конфигурации пам ти ЭВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864136630A SU1408439A1 (ru) 1986-10-20 1986-10-20 Устройство адресации дл автоматической конфигурации пам ти ЭВМ

Publications (1)

Publication Number Publication Date
SU1408439A1 true SU1408439A1 (ru) 1988-07-07

Family

ID=21263586

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864136630A SU1408439A1 (ru) 1986-10-20 1986-10-20 Устройство адресации дл автоматической конфигурации пам ти ЭВМ

Country Status (1)

Country Link
SU (1) SU1408439A1 (ru)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
US7000064B2 (en) 2001-09-28 2006-02-14 Lexar Media, Inc. Data handling system
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7111140B2 (en) 1995-07-31 2006-09-19 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US7185208B2 (en) 2001-09-28 2007-02-27 Lexar Media, Inc. Data processing
US7215580B2 (en) 2001-09-28 2007-05-08 Lexar Media, Inc. Non-volatile memory control
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US7254724B2 (en) 2001-09-28 2007-08-07 Lexar Media, Inc. Power management system
US7275686B2 (en) 2003-12-17 2007-10-02 Lexar Media, Inc. Electronic equipment point-of-sale activation to avoid theft
US7340581B2 (en) 2001-09-28 2008-03-04 Lexar Media, Inc. Method of writing data to non-volatile memory
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7441090B2 (en) 1995-07-31 2008-10-21 Lexar Media, Inc. System and method for updating data sectors in a non-volatile memory using logical block addressing
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7523249B1 (en) 1995-07-31 2009-04-21 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7917709B2 (en) 2001-09-28 2011-03-29 Lexar Media, Inc. Memory system for data storage and retrieval
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Прожи лковский В.В., Ломов Ю.С. Технические и программные средства ЭВМ. М.: Статистика, 1980, с.66-67. Авторское свидетельство СССР № 764518, кл. G 06 F 13/00, 1980. Авторское свидетельство СССР № 1024926, кл. G 06 F 12/02, 1983. *

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774576B2 (en) 1995-07-31 2010-08-10 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US7908426B2 (en) 1995-07-31 2011-03-15 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US8793430B2 (en) 1995-07-31 2014-07-29 Micron Technology, Inc. Electronic system having memory with a physical block having a sector storing data and indicating a move status of another sector of the physical block
US8554985B2 (en) 1995-07-31 2013-10-08 Micron Technology, Inc. Memory block identified by group of logical block addresses, storage device with movable sectors, and methods
US7424593B2 (en) 1995-07-31 2008-09-09 Micron Technology, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7111140B2 (en) 1995-07-31 2006-09-19 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US9026721B2 (en) 1995-07-31 2015-05-05 Micron Technology, Inc. Managing defective areas of memory
US8032694B2 (en) 1995-07-31 2011-10-04 Micron Technology, Inc. Direct logical block addressing flash memory mass storage architecture
US8078797B2 (en) 1995-07-31 2011-12-13 Micron Technology, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US8397019B2 (en) 1995-07-31 2013-03-12 Micron Technology, Inc. Memory for accessing multiple sectors of information substantially concurrently
US7263591B2 (en) 1995-07-31 2007-08-28 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7441090B2 (en) 1995-07-31 2008-10-21 Lexar Media, Inc. System and method for updating data sectors in a non-volatile memory using logical block addressing
US7549013B2 (en) 1995-07-31 2009-06-16 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7523249B1 (en) 1995-07-31 2009-04-21 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US8250294B2 (en) 2000-07-21 2012-08-21 Micron Technology, Inc. Block management for mass storage
US7734862B2 (en) 2000-07-21 2010-06-08 Lexar Media, Inc. Block management for mass storage
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US8019932B2 (en) 2000-07-21 2011-09-13 Micron Technology, Inc. Block management for mass storage
US8135925B2 (en) 2001-09-28 2012-03-13 Micron Technology, Inc. Methods of operating a memory system
US7000064B2 (en) 2001-09-28 2006-02-14 Lexar Media, Inc. Data handling system
US9489301B2 (en) 2001-09-28 2016-11-08 Micron Technology, Inc. Memory systems
US9032134B2 (en) 2001-09-28 2015-05-12 Micron Technology, Inc. Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased
US8694722B2 (en) 2001-09-28 2014-04-08 Micron Technology, Inc. Memory systems
US8386695B2 (en) 2001-09-28 2013-02-26 Micron Technology, Inc. Methods and apparatus for writing data to non-volatile memory
US8208322B2 (en) 2001-09-28 2012-06-26 Micron Technology, Inc. Non-volatile memory control
US7254724B2 (en) 2001-09-28 2007-08-07 Lexar Media, Inc. Power management system
US7917709B2 (en) 2001-09-28 2011-03-29 Lexar Media, Inc. Memory system for data storage and retrieval
US7944762B2 (en) 2001-09-28 2011-05-17 Micron Technology, Inc. Non-volatile memory control
US7185208B2 (en) 2001-09-28 2007-02-27 Lexar Media, Inc. Data processing
US7340581B2 (en) 2001-09-28 2008-03-04 Lexar Media, Inc. Method of writing data to non-volatile memory
US7681057B2 (en) 2001-09-28 2010-03-16 Lexar Media, Inc. Power management of non-volatile memory systems
US7215580B2 (en) 2001-09-28 2007-05-08 Lexar Media, Inc. Non-volatile memory control
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US8166488B2 (en) 2002-02-22 2012-04-24 Micron Technology, Inc. Methods of directly accessing a mass storage data device
US9213606B2 (en) 2002-02-22 2015-12-15 Micron Technology, Inc. Image rescue
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
US7275686B2 (en) 2003-12-17 2007-10-02 Lexar Media, Inc. Electronic equipment point-of-sale activation to avoid theft
US8316165B2 (en) 2004-04-20 2012-11-20 Micron Technology, Inc. Direct secondary device interface by a host
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US8090886B2 (en) 2004-04-20 2012-01-03 Micron Technology, Inc. Direct secondary device interface by a host
US7865659B2 (en) 2004-04-30 2011-01-04 Micron Technology, Inc. Removable storage device
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US8612671B2 (en) 2004-04-30 2013-12-17 Micron Technology, Inc. Removable devices
US8151041B2 (en) 2004-04-30 2012-04-03 Micron Technology, Inc. Removable storage device
US9576154B2 (en) 2004-04-30 2017-02-21 Micron Technology, Inc. Methods of operating storage systems including using a key to determine whether a password can be changed
US10049207B2 (en) 2004-04-30 2018-08-14 Micron Technology, Inc. Methods of operating storage systems including encrypting a key salt
US7743290B2 (en) 2004-08-27 2010-06-22 Lexar Media, Inc. Status of overall health of nonvolatile memory
US8296545B2 (en) 2004-08-27 2012-10-23 Micron Technology, Inc. Storage capacity status
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7949822B2 (en) 2004-08-27 2011-05-24 Micron Technology, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory

Similar Documents

Publication Publication Date Title
SU1408439A1 (ru) Устройство адресации дл автоматической конфигурации пам ти ЭВМ
KR830006745A (ko) 논리추적장치(論理追跡裝置)
SU1312591A1 (ru) Устройство дл сопр жени ЭВМ с внешним устройством
JPS5939783B2 (ja) 論理状態追跡装置
JP2583056B2 (ja) Ｉｃテストシステム
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора
SU1381503A1 (ru) Микропрограммное устройство управлени
SU936035A1 (ru) Резервированное запоминающее устройство
SU1023394A1 (ru) Двухканальное запоминающее устройство
SU1483491A1 (ru) Устройство дл управлени пам тью
SU1509905A1 (ru) Устройство дл диагностики и имитации неисправностей
SU890442A1 (ru) Устройство дл контрол оперативных запоминающих блоков
SU1608673A1 (ru) Устройство дл отладки программ
SU1388870A1 (ru) Устройство дл контрол информации
SU1013956A2 (ru) Устройство дл контрол логических схем
SU1406596A1 (ru) Устройство дл регистрации результатов контрол
SU1456996A1 (ru) Устройство дл контрол блоков пам ти
SU1649539A1 (ru) Устройство микропрограммного управлени
SU1215137A1 (ru) Запоминающее устройство с коррекцией информации
SU1229826A1 (ru) Оперативное запоминающее устройство с самоконтролем
SU1619290A1 (ru) Устройство обмена данными
SU736100A1 (ru) Внешнее устройство управлени
RU1781698C (ru) Устройство дл отображени информации на газоразр дной индикаторной панели
SU1348838A2 (ru) Система дл контрол электронных устройств
SU1010651A1 (ru) Запоминающее устройство с самоконтролем