SU1403084A2 - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к автоматг тике и вычислительной технике и может быть использовано в быстродейст-- вующих системах управлени  экспериментальными установками при исследовании быстропротекающих процессов. Цель изобретени  - расширение диапазона программируемых временных интервалов и уменьшение абсолютной погрешности программировани . Устройство содержит блок 1 ввода, блок 2 пам ти , блок 3 сравнени , коммутатор 45 первый 5 и второй 6 счетчики импульсов , преобразователь 7 код-код, блок 8 вывода, блок 9 управлени , многоступенчатый делитель 10 частоты , селекторный коммутатор 11 каналов . Блок 9 управлени  состоит из блока пуска, генератора тактовых импульсов , счетчика адреса, регистра адреса, блока совпадени , первого, второго и третьего элементов ИЛИ, первого, второго, третьего и четвертого элементов И. Преимущество изобретени  состоит в расширении диапазона задаваемых временных интерваi (Л

Description

tf

о

00

о

00 4

ю

лов и уменьшении абсолютной погрешности программировани , что достигает™ с  за счет автоматического переклн - чени  диапазонов программировани  временных интервалов. Это позвол ет

уменьшить без ограничени  диапазона програм1 1ировани  емкость первого счетчика , а значит увеличить его быстродействие и уменьпгить абсолютную по- грешность программировани . 2 ил.

I

I Изобретение относитс  к автомати I ке и вычислительной технике и может ;быть использовано в быстродействую- |1цих системах управлени  эксперимен- |тальными установками при исследова- |нии быстропротекающих процессов. I Цель изобретени  - расширение диа- |Пазона программировани  временных интервалов и уменьшение абсолютной погрешности программировани . I На фиг. 1 изображена структурна  схема устройства дл  программного управлени ; на фиг. 2 - структурна  ;схема блока управлени ..

I Устройство содержит блок 1 ввода, |блок 2 пам ти, блок 3 сравнени , коммутатор 4, первый 5 и второй 6 счет- |чики, преобразователь 7 код-код,блок 8 вывода, блок 9 управлени , много- 1ступенчатый делитель частоты 10, се- ;лекторный коммутатор 11 частот. Блок 19 управлени  состоит из блока 12 пус |Ка, генератора 13 тактовых частот, счетчика 14 адреса, регистра 15 адре са,блока 16 совпадени , первого 17, второго 18, третьего 19 элементов НЛИ, первого 20, второго 21, третьег 22 и четвертого 23 элементов И.

Устройство работает следующим об- разом.

Производитс  запись программы управлени  исполнительными устройствами . Программа представл ет собой совокупность управл ющих команд, записываемых в блок 2 пам ти посредством блока 1 ввода и преобразовател  7 код-код, в пор дке, соответствующем очередности их выполнени  во времени . Кажда  управл юща  команда за- нимает один адрес блока 2 пам ти и состоит из трех частей: кода длительности временного интервала, кода диапазона временного интервала и кода состо ни  каналов. Код длительности

и код диапазона временного интервала записываютс  в блок 2 пам тей непосредственно с блока 1 ввода в двоичной форме, а код состо ни  каналов - через преобразователь 7 код-код,где приводитс  к позиционному виду, в котором каждому управл ющему каналу определен один разр д кода. Запись единицы в любом разр де кода состо ни  каналов соответствует включению, а запись нул  - отключению соответствующего канала управлени .

Запись программы осуществл етс  следующим образом.

С помощью,клавиатуры, вход щей в состав блока 1 ввода, необходимо набрать код длительности, код диапазона временного интервала и код состо ни  каналов первой управл ющей команды. Затем на первом выходе блока 1 формируетс  сигнал, поступаю- ищи на yпpaвл юшJ e входы блока 2 пам ти и блока 9 управлени . В блоке 9 управлени  сигнал поступает на управл ющий вхо регистра 15 адреса и через второй элемент ИЛИ 18 - на сченый вход счетчика 14 адреса. Передним фронт ом данного сигнала производитс  запись кода первой команды в блок 2 пам ти по первому адресу, подаваемому на его адресные входы с выходов счетчика 14. Кроме того, код а,1феса записываемой команды запоминаетс  в регистре 15 адреса, входы которого соединены с адресными шинами . Задним фронтом сигнала в счетчике 14 формируетс  адрес следующей команды. Следующий адрес подготавливает блок 2 пам ти дл  записи следую щей команды. Таким образом осуществл ют поочередную запись всех управл ющих команд програмг ы. Последней в блок 2 пам ти ввод т служебную команду , в которой вместо кода длительностн временного интервала записывают код количества циклов повторени  программы. После записи служебно команды в регистре 15 фиксируетс  ее адрес.

Перед запуском устройства с выхода начальной установки блока 12 пуска подаетс  сигнал на входы обнулени  счетчика 6, блока 8 вывода, на первый вход обнулени  многоступенчатого делител  10, через элемент ШШ 17 на вход обнулени  счетчика 14 адреса и через элекент ИЛИ 19 на входы обнулени  счетчика 5. Этим сигналом производитс  установка устройства в исходное состо ние.

Сигналом Пуск, поступающим с выхода блока 12 производитс  запуск программного устройства. Сигнал Пуск поступает на вход генератора 13 тактовых частот. На выходах генератора 13 по вл ютс  две противофазные частоты Пи F2. Импульсы частоты F1 поступают на вход i Horoступенчатого делител  10. Выходы каждой ступени делител  10 подключены к входам селекторного коммутатора 1 1 частот , на управл ющие входы которого с блока 2 пам ти поступает код диапазона временного интервала, заданного в первой управл ющей команде. Тактова  частота, соответствующа  поданному коду диапазона с одного из выходов делител  10 через селекторный коммутатор 11 каналов, поступает на счетный вход счетчика 5, в котором происходит счет текущего времени.

Код текущего времени с выходов счетчика 5 через коммутатор 4 поступает на вторые входы блока 3 сравнени  , на первые входы которого с вторых выходов блока 2 пам ти подан код длительности временного интервала, запрограммированного в первой управл ющей команде.

При совпадении кода длительности временного интервала и кода текущего времени с выхода блока 3 сравнени  на управл ющий вход блока 8 вывода поступает сигнал, устанавливающий вь1ходной код блока 8 в соответствии с кодом состо ни  каналов, подавае1 ы на его входы с первых выходов блока 2 пам ти. Сигнал с выхода блока 3 сравнени  также поступает на второй вход обнулени  делител  10, обнул   все его ступени делени , и в блок 9 управлени , где открывает элемент И

0

0

5

21, а также через элемент ИЛИ 19 обну л ет счетчик 5.

Импульс тактовой частоты F2 через открытый элемент И 21 и элемент ШШ 18 переключает счетчик адреса 14. В адресные шины с выходов счетчика 14 поступает адрес следующей команды. На выходах блока 2 пам ти по вл етс  код следук цей команды.

Так как делитель 10 и счетчик 5 обнул ютс  сигналом с выхода блока 3 сравнени , отсчет интервала времени , запрограммированного в следую5 щей команде, начинаетс  с нул .

Аналогично выполн ютс  все управл ющие команды программы. При по влении на выходах счетчика 14 адреса последней служебной команды происходит совпадение кодов текущего адреса и адреса последней команды на входах блока 16 совпадени . При этом сигнал с выхода блока 16 открывает элементы И 20, 22, 23.

Сигнал тактовой частоты F1 через элемент И 23 поступает на управл ющий вход коммутатора 4 и подключает к вторым входам блока 3 совпадени  выходы счетчика 6 импульсов, в кото0 ром производитс  счет количества

отработанных циклов повторени  прог- paMNbi. Если не происходит совпадени  кодов на входах блока 3 сравнени , то сигналом с выхода блока 16

g совпадени  через элемент ИЛИ 19 производитс  сброс в исходное нулевое состо ние счетчика 5 импульсов и через элемент VI 22 к элемент ИЛИ 17 сигналом тактовой частоты F2 сбрасы0 ваетс  в нулевое состо ние счетчик 14 адреса. Задним фронтом сигнала с блока 16 совпадени  в счетчике 6 импульсов производитс  увеличение на единицу кода количества отрабо-

5 танных циклов повторени  программы. Таким образом, при по влении на выходах блока 2 пам ти служебной команды производитс  установка устройства в исходное состо ние, а затем

0 повторение цикла отработки программы. Когда будет отработано заданное в служебной команде число циклов, в момент по влени  на выходе блока 2 пам ти служебной команды произойдет

5 совпадение кодов на входах блока 3 сравнени  и сигнал с его выхода через открытый элемент 20 И установит в исходное состо ние блок 12 пуска и прекратит подачу сигнала Пуск на

вход генератора 13 тактовых частот. Дальнейша  отработка программы прекращаетс . Дл  повторного запуска устройствг1 необходимо лодать с блока 12 пуска сигнал начальной установки, а затем сигнал Пуск.

Если необходимо с малой абсолютной погрепшостью запрограммировать .продолжительный интервал времени, то он разбиваетс  на два или несколько интервалов неодинаковой .длительности Эти интервалы записывают в две или несколько управл ющих команд.Большие интервалы программируютс  на старших диапазонах J обеспечиваюш:их необходимую длительность суммарного интервала , а наименьший - на младшем диапазоне , обеспечивающем наименьшую погрешность суммарного интервала. При этом изменение состо ни  каналов заданное по окончании суммарного интервала , программируетс  соответст- вукщим изменением кода состо ни  каналов в управл ющей команде последнего из суммируемых интервалов времени . Код состо ни  каналов в упрал ющих командах первых суммируемых интервалов остаетс  таким же, как в управл ющей команде предыдущего программируемого интервала времени.

Расширение диапазона задаваемых временных интервалов достигаетс  также за счет того, что отсчет интервалов времени в устройстве производитс  не от момента подачи сигнала Пуск, как в основном изобретении, а от конца предыдущего интервала.

,

14030846

При таком алгоритме работы блока уп-| равлени  емкость первого счетчика им- пульсов лимитирует длительность каждого программируемого интервала време

ни, а не продолжительность всей програмьы, как в основном изобретении. В устройстве новый алгоритм работы осуществлен за счет введени  новой св зи между третьим входом третьего элемента ИЛИ и выходом блока сравнени  .

Claims (1)

1. Формула изобретени 

   Устройство дл  программного управлени  по авт.св. № 1179273, отличающеес  тем, что, с целью расширени  диапазона программируег-ых интервалов времени и уменьшени  абсолютной погрешности программировани , дополнительно введены селекторный коммутатор частот и многоступенчатый делитель, подключенный выходами к ин- формационным входам селектора, выход которого соединен со счетным входом первого счетчика импульсов, а управл ющие входы селектора соединены с третьими выходами блока пам ти, первый вход многоступенчатого делител  соединен с выходом тактовой частоты блока управлени , первый вход начальной установки соединен с выходом Начальна  установка блока управ- лени  5 второй вход начальной установки соединен с выходом блока сравнени  и с третьим входом третьего элемента И1Ш блока управлени .

   cpue.Z