SU1378063A1 - Кодек адаптивного дельта-модул тора - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Его использование в системах передачи данных позвол ет упростить кодек и повысить точность преобразовани  за счет расширени  динамического диапазона . Кодек адаптивного дельта-модул тора содержит компаратор 1, триггер 2, анализатор 3 перегрузки, интегратор 5, источник 6 тока, усилитель 7 и переключатели 9, 10. Благодар  введению генератора 4 сигнала компандиррвани , источника 8 опорного напр жени  и переключателей 11 и 12 коэффициент усилени  усилител  7 измен етс  так же, как и аппроксимирующий сигнал, что обеспечивает расширение динамического диапазона. 1 з.п. ф-лы, 2 ил.

Description

11/ 15 W

-

54 г V

LtEnJ

Г Т

, I ГТ1

(Л

гтт-Я-М

-L -L -ц

00

00

о

OfS со

Физ. 1

Изобретение относитс  к автома- тике и вычислительной технике и может быть использовано в системах передачи данных.

Цель изобретени  - упрощение кодека и повышение точности преобразо вани  за счет расширени  динамичес кого диапазона.

На фиг. 1 приведена функциональна  схема кодека адаптивного дельта- модул тора; на фиг. 2 - пример выполнени  усилител .

Кодек адаптивного дельта-модул тора содержит (фиг . 1) компаратор 1 ,три гер 2,анализатор 3 перегрузки, генератор 4 сигнала компандировани , интегратор 5, источник 6 тока, усилитель 7, источник 8 опорного напр жени  и первый - четвертый переключатели 9-12. На фиг. 1 обозначены аналоговый 13 и цифровой 14 входы, вход 15 синхронизации, цифровой 16 и аналоговый 17 выходы 16, 17, а также информационный и первый и второй управл ющие входы 18-20 усилител  7 ,

Анализатор 3 перегрузки служит дл  регистрации по влени  в дельта- модулированном сигнале наперед заданного числа (обычно 3-4) идущих подр д единиц или нулей,

Генератор 4 сигнала компандировани  обеспечивает регулировку шага квантовани  в зависимости от скорости изменени  аналогового сигнала.

Источник 6 тока служит дл  регулировки тока зар да интегратора 5 с учетом знака дельта-модулированного сигнала. Усилитель 7 (фиг. 2) выполнен в виде перемножител  аналоговых сигналов.

Кодек адаптивного дельта-модул тора работает следующим образом.

В случае, когда переключатели 9- 12 поставлены в указанные на фиг. 1 положени , т.е. первый переключатель 9 соедин ет с выходом свой первый вход, второй переклкэчатель 10 - второй вход, третий переключатель

11коммутирует свой вход с первым выходом, а четвертый переключатель

12- с вторым выходом, кодек работает в режиме модул торй. При переводе переключателей 9-12 в другое положение кодек работает в режиме демодул тора .

В режиме модул тора входной сигнал с входа 13 устанавливаетс  в

усилителе 7 и поступает на пр мой вход компаратора 1, На инверсный вход компаратора 1 подаетс  аппроксимирующее напр жение, сформированное на интеграторе 5.

Результат сравнени  компаратора 1 в момент прихода синхросигнала с входа 15 записываетс  в триггер 2, который определ ет знак приращени  аппроксимирующего напр жени .

При большой скорости нарастани  входного сигнала аппроксимирующее напр жение не успевает его отслеживать . В выходной последовательности модул тора по вл ютс  пачки импульсов одного знака. Когда длительность этих пачек достигает 3, на выходе анализатора 3 по вл етс  высокий потенциал, что приводит к зар ду емкости генератора 4 и увеличению выходного тока на его первом входе.

Ток интегратора 5, задаваемый источником 6 тока, увеличиваетс , следовательно, увеличиваетс  и приращение аппроксимирующего напр жени . Таким образом, осуществл етс  адаптаци  модул тора под входной сигнал.

При уменьшении входного сигнала пачки импульсов одного знака исчезают , что приводит к уменьшениювеличины аппроксимирующего напр жени . Выходной сигнал снимаетс  с выхода -16.

В режиме демодул тора входной цифровой сигнал поступает на вход 14, а выходной декодированный сигнал снимаетс  с выхода 17.

0

5

Работа усилител  7, управл емого тем же самым сигналом, что и интегратор , приводит к тому, что сигнал, поступающий на компаратор i, имеет 5 более узкий амплитудньш диапазон, что позвол ет уменьшить чувствительность компаратора 1 и снизить требовани  к интегратору 5, использовать более простую схемотехнику и снизить протребл емую мощность. При сохранении чувствительности компаратора 1 на прежнем уровне предлагаемый кодек воспринимает и обрабатывает входные сигналы в значительно большем амплитудном диапазоне.

Достоверность передачи речи увеличиваетс , так как одновременное управление усилителем 7 и интегратором 5 приводит к реализации нелиней

ного закона компандировани  в зависимости от выходного тока генератора 4.

При увеличении выходного тока генератора 4 в 2 раза относительное изменение приращени  аппроксимирующего напр жени  по отношению к сигналу на выходе усилител  7 составл ет 4 раза, что позвол ет обраба- тывать резкие изменени  речевого сигнала с меньшей ошибкой, при меньшем сигнале перегрузки, т.е. с большей достоверностью.

Работа усилител  7 в случае pea- лизации его в виде перемножител  аналоговых сигналов (фиг. 2) происходит следующим образом.

При изменении коллекторных токов транзисторов 21 и 22 пропорционально току генератора 4 на входе 19 коэффициент усилени  первого каскада и всего усилител  7 измен етс  обратно пропорционально величине этих токов за счет изменени  величи ны сопротивлени  перегрузки первого каскада (транзисторы 23 и 24 в диодном включении).

В режиме декодировани , когда ток управлени  подаетс  на вход 20 усилител  7, коэффициент усилени  первого каскада посто нен, а козф- фициент усилени  второго каскада на транзисторах 25 и 6 измен етс  пр мо пропорционально току управлени , что обеспечивает восстановление ис- ходного сигнала на выходе 17 кодека

Таким образом, кодек адаптивного дельта-модул тора имеет простое выполнение и обладает большим ампли тудным диапазоном передаваемых сигналов , что обеспечивает более высокую достоверность восстановлени  речи .

Claims (2)

1. Кодек адаптивного дельта-модул тора , содержащий первый переключатель , первый вход которого  вл ет- .с  аналоговым входом кодека, выход соединен с информационным входом

0

5

5

0

0

5

0

усилител , компаратор, второй переключатель , первый вход которого  вл етс  цифровым входом кодека, триггер, вход синхронизации которого  вл етс  входом синхронизации кодека , пр мой выход триггера соединен с первым информационным входом анализатора перегрузки и  вл етс  цифровым выходом кодека,, источник тока , выход которого через интегратор подключен к инверсному входу компаратора и второму входу первого переключател , отличающийс  тем, что, с целью упрощени  кодека и повышени  точности преобразовани  за счет расширени  динамического диапазона, в кодек введены генератор сигнала компандировани , третий и четвертый переключатели и источник опорного напр жени , рыход усилител  соединен с пр мым входом компаратора и  вл етс  аналоговым выходом кодека, выход компаратора соединен с вторым входом второго переключател , выход которого соединен с информационным входом триггера, первый вход источника тока подключен к пр мому выходу триггера, инверсный выход которого соединен с вторым входом источника тока и вторым информационным входом анализатора перегрузки , вход синхронизации которого подключен к входу синхронизации кодека, выход анализатора перегрузки соединен с входом генератора сигнала компандировани , первый и второй выходы которого подключены соответственно к третьему входу источника тока и входу четвертого переключател , выход источника опорного напр жени  соединен с входом третьего переключател , первый и второй выходы которого объединень с одноименными выходами четвертого переключател  и подключены к одноименным управл ющим входам усилител .

2. Кодек по п. 1, отличающий с   тем, что усилитель выполнен в виде перемножител  аналоговых сигналов.

Фие. 2