[go: up one dir, main page]

SU1376220A1 - Digital sine signal shaper - Google Patents

Digital sine signal shaper Download PDF

Info

Publication number
SU1376220A1
SU1376220A1 SU864052134A SU4052134A SU1376220A1 SU 1376220 A1 SU1376220 A1 SU 1376220A1 SU 864052134 A SU864052134 A SU 864052134A SU 4052134 A SU4052134 A SU 4052134A SU 1376220 A1 SU1376220 A1 SU 1376220A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
flop
flip
control unit
Prior art date
Application number
SU864052134A
Other languages
Russian (ru)
Inventor
Владимир Михайлович Ванько
Юрий Александрович Добрынин
Ольга Михайловна Доронина
Геннадий Николаевич Лавров
Original Assignee
Львовский политехнический институт им.Ленинского комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Львовский политехнический институт им.Ленинского комсомола filed Critical Львовский политехнический институт им.Ленинского комсомола
Priority to SU864052134A priority Critical patent/SU1376220A1/en
Application granted granted Critical
Publication of SU1376220A1 publication Critical patent/SU1376220A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение м.б. использовано при испытани х и исследовании систем различного назначени . Цель изобретени  - уменьшение нелинейных искажений . Устр-во содержит задающий г-р 1, реверсивный счетчик 2, блок 3 управлени , блок переключени  пол рности , ДАЛ 4, иакаплив сумматор 5. Введен блок 6 посто нного запоминани , , а блок 3 выполнен в виде последовательно соединенных дешифратора 7 и D-триггера 8, блок переключе-, ни  пол рности - в виде D-триггера 9. Предварительна  запись кодов ступен- чатоизмен емого сигнала в блок 6 позвол ет формировать синусоидальные сигналы с большим числом интервалов дискретизации, что уменьшает нелинейные искажени  синусоидальных сигналов , 1 ил. i СЛInvention m. used in testing and research systems for various purposes. The purpose of the invention is to reduce nonlinear distortion. The device contains master r 1, reversible counter 2, control block 3, polar switch block, DAL 4, and accumulator adder 5. Continuous memory block 6 is entered, and block 3 is configured as a series-connected decoder 7 and D -trigger 8, switching unit, or polarity - in the form of a D-flip-flop 9. Pre-recording the codes of the step-changing signal in block 6 allows generating sinusoidal signals with a large number of sampling intervals, which reduces nonlinear distortion of sinusoidal signals, 1 . i SL

Description

ОдOd

Ф to ю F to yu

II

..

1г.зооретение относитс  к радиотехнике и св зи, измерительной технике и может использоватьс  при испытани х и исследовании систем различно- го назначени .1G. Relevance relates to radio engineering and communications, measurement technology and can be used for testing and studying systems for various purposes.

Цель изобретени  - уменьшение нелинейных искажений.The purpose of the invention is to reduce nonlinear distortion.

На чертеже представлена структурна  электрическа  схема цифрового генератора .синусоидальных сигналов.The drawing shows a structural electrical circuit of a digital sinusoidal signal generator.

Цифровой генератор синусоидальных сигналов содержит задак ций генератор 1, реверсивный счетчик 2, блок 3 управлени , цифроаналоговый преобразо- ватель (ЦАП) 4, накапливающий сумматор 5, блок 6 посто нного запоминани , дешифратор 7, первый 8 и второй 9 D-триггеры.The digital generator of sinusoidal signals contains orders generator 1, reversible counter 2, control block 3, digital-to-analog converter (DAC) 4, accumulating adder 5, block 6 of permanent memorization, decoder 7, first 8 and second 9 D-triggers.

Цифровой генератор синусоидальных сигналов работает Следуиицим образом.The digital sinusoidal signal generator works in the following way.

Сигналом по установочному вХ:оду цифрового генератора синусоидальных сигналов производитс  установка начального состо ни  реверсивного счет- чика 2 и накапливающего сумматора 5, в результате чего на выходе ЦАП 4 устанавливаетс  нулевое значение синусоидального напр жени  дешифратор 7 блока 3 управлени  устанавливаетс  в начальное состо ние, а на пр мом выходе первого D-триггера 8 устанавливаетс  логический О, С приходом тактовых импульсов с выхода задающего генератора 1 на вход реверсивного счетчика 2 и на тактовый вход накапливающего сумматора 5 измен ютс  адресные коды и происходит суммирование приращений дл  точек на четверти периода ступенчатоизмен емого сигнала, аппроксимирующего синусоиду, В конце четверти периода на пр мом выходе первого D-триггера 8 устанавливаетс  логическа  1, происходит изменение направлени  счета реверсивного счетчи- ка 2 и формируетс  втора  четверть периода ступенчатоизмен емого сигнала . Второй 1)-триггер 9 управл ет знаковым разр дом ЦАП А, в результате чего треть  и четверта  четверти ступенчатоизмен емого сигнала имеют отрицательную пол рность. Цредваритель- на  запись кодов ступенчатоизмен емоВНИИПИ Заказ 796/54The signal on the installation VX: digital sinusoidal signal generator sets the initial state of the reversible counter 2 and accumulating adder 5, as a result of which the output of the DAC 4 sets the sinusoidal voltage to zero to the initial state, and at the direct output of the first D-flip-flop 8 a logical O, is set With the arrival of clock pulses from the output of the master oscillator 1 to the input of the reversing counter 2 and to the clock input of the accumulating adder 5, the address codes change and the increments for dots per quarter of the period of the stepped signal approximating the sinusoid are summed. the second quarter of the period of the stepped signal. The second 1) trigger 9 controls the sign bit of the D / A converter, with the result that the third and fourth quarter of the stepped variable have a negative polarity. A tradvaritel- to write codes for step change eMoVNIIPI Order 796/54

Произв.-полИгр. пр-тие, г. Ужгород, ул. Проектна , 4Managed-pol. pr-tie, Uzhgorod, st. Project, 4

го сигнала в блок 6 посто нного запоминани  позвол ет формировать синусоидальные сигналы с большим числом интервалов дискретизации, что уменьшает нелинейные искажени  синусоидальных сигналов.This signal in block 6 of permanent memorization allows the formation of sinusoidal signals with a large number of sampling intervals, which reduces nonlinear distortions of sinusoidal signals.

Claims (1)

Формула изобретени  1и{фровой генератор синусоидальных сигналов, содержащий последовательно соединенные задающий генератор, реверсивный счетчик и блок управлени , последовательно соединенные блок переключени  пол рности и цифроаналоговый преобразователь, накапливающий сумматор, причем первый выход блока управлени  соединен с управл ющим входом накапливающего сумматора, тактовый вход которого соединен с выходом задающего генератора, управл ющий вход реверсивного счетчика соединен с первым выходом блока управ- лени , а информационный вход цифро- аналогового преобразовател  соединен с выходом накапливающего сумматора, отличающийс  тем, что, с целью уменьшени  нелинейных искажений , введен блок посто нного запоминани , блок управлени  вьтолнен в виде последовательно соединенных дешифратора и первого D-триггера, а блок переключени  пол рности вьтолнен в виде второго D-триггера, причем адресный вход блока посто нного запоминани  соединен с выходом реверсивного счетчика, пр мой выход первого D-триггера  вл етс  первым выходом блока управлени , инвертированный выход первого D-триггера  вл етс  вторым выходом блока управлени  и соединен с синхронизирующим входом второго D-триггера, информационный вход накапливающего сумматора соединен с выходом блока посто нного запоминани , вьпсод старшего разр да реверсивного счетчика соединен с синхронизирующим входом первого D-триггера, установочные входы реверсивного счетчика и накапливающего сумматора объединены и  вл ютс  установочным входом цифрового генератора синусоидальных сигналов.Claims 1 and {a sinusoidal waveform generator comprising serially connected master oscillator, reversible counter and control unit, serially connected polarity switching unit and digital-analogue converter accumulating accumulator, the first output of the control unit being connected to the control input of the accumulating adder, the clock input of which connected to the output of the master oscillator, the control input of the reversible counter is connected to the first output of the control unit, and The ion input of the digital-analog converter is connected to the output of the accumulating adder, characterized in that, in order to reduce non-linear distortions, a permanent memory unit is inserted, the control unit is complete in the form of serially connected decoder and the first D-trigger, and as a second D-flip-flop, the address input of the Permanent Memory Unit is connected to the output of the reversing counter, the direct output of the first D-flip-flop is the first output of the control unit, inverted the output of the first D-flip-flop is the second output of the control unit and is connected to the sync input of the second D-flip-flop, the information input of the accumulating adder is connected to the output of the persistent storage unit, the high-resolution high-voltage counter of the reversible counter is connected to the clock input of the first D-flip-flop, the installation inputs the reversible counter and accumulator adder are combined and are the installation input of a digital generator of sinusoidal signals. Тираж 928Circulation 928 ПодписноеSubscription
SU864052134A 1986-04-08 1986-04-08 Digital sine signal shaper SU1376220A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864052134A SU1376220A1 (en) 1986-04-08 1986-04-08 Digital sine signal shaper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864052134A SU1376220A1 (en) 1986-04-08 1986-04-08 Digital sine signal shaper

Publications (1)

Publication Number Publication Date
SU1376220A1 true SU1376220A1 (en) 1988-02-23

Family

ID=21232034

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864052134A SU1376220A1 (en) 1986-04-08 1986-04-08 Digital sine signal shaper

Country Status (1)

Country Link
SU (1) SU1376220A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Мирский Г.Я. Электронные измерени . - М.: Радио и св зь, 1986, с. 383. Авторское свидетельство СССР № 720670, кл. Н 03 В 5/26, 31.05.78. *

Similar Documents

Publication Publication Date Title
SU1376220A1 (en) Digital sine signal shaper
US5686918A (en) Analog-to-digital converter with digital-to-analog converter and comparator
SU734748A1 (en) Digital-analogue function generator
SU741431A1 (en) Programmed generator of periodic trains of jump like signals
SU1309086A1 (en) Analog storage
SU1160522A1 (en) Infra-low frequency signal generator
SU1089588A1 (en) Device for sine-cosine converting of code to voltage
SU1275750A1 (en) Element with controlled conductivity
SU1596354A1 (en) Device for reproducing hysteresis functions
SU978199A2 (en) Analog memory device
SU1023348A2 (en) Multichannel function generator
SU959161A1 (en) Associative memory
SU711635A1 (en) Analogue storage
SU1481861A1 (en) Analog memory
SU1057966A1 (en) Function generator
SE333018B (en)
RU2029310C1 (en) Digital transient process recording device
SU1596427A1 (en) Digital synthesizer of sine signals
SU1200399A1 (en) Method of generating rectangular pulses in broad range of precision amplitudes
SU936354A1 (en) Method of pulse-phase control of gate-type converter
SU1674171A1 (en) Functional converter
SU1450101A1 (en) Electronic switch of a.c. current
SU1515337A1 (en) Digital multiphase generator
SU1429303A1 (en) Shaper of stepped pulses
SU660063A1 (en) Arrangement for reproduction of coefficients varying in time