SU1356260A1 - Телевизионное устройство дл формировани двухградационного сигнала графических изображений - Google Patents

Abstract

Изобретение обеспечивает повышение точности передаваемого изображени  путем повышени  точности бинарного квантовани  телевизионного сигнала (ТЕС) графических изображений. Устр-во содержит датчик 1 ТВС, АЦП 2, блок 3 формировани  сигнала фрагмента изображени , блок буферной пам ти (ББП) 4, формирователь 5 двухграда- цйонного сигнала, формирователь 6 порогового уровн  (ПУ), состо щий из Фа- г блока 7 построени  гистограмм, модо- вого детектора 8 и вычислител  9, и синхрогенератор 10. Запись ТВС сдатчика 1 в блок 3 производитс  посто нно в соответствии с телевизионным с;1тандартом, а считывание из него - ПО фрагментам размером 8x8 элементов . Считанные из блока 3 отсчеты ТВС поступают в ББП 4 дл  задержки на врем , необходимое дл  формировани  ПУ, а также дл  согласовани  скорости считывани  из него с параметрами канала св зи. К концу считывани  фрагмента изображени  из блока 3 в ББП 4 в блоке 7 будет сформирована гистограмма  ркостей фрагмента. Анализ гистограммы осуществл ет модовый детектор 8. Вычислитель 9 определ ет полусумму значений сигнала, соотв. модам белого и черного. Эта величина  вл -етс  ПУ дл  квантовани  сигнала полутонового изображени  на два уровн . Она рассчитываетс  не по пиковым значени м сигнала в фрагменте, а по наиболее веро тным значени м (модам гистограммы  ркостей). Точность повышаетс  за счет выполнени  блока 6. По сн етс  работа блоков 3- 9. 10 ил. $ сл со сл О5 ю 05

Description

. Изобретение относитс  к технике телевидени  и может быть использовано в цифровых телевизионных (ТВ) системах передачи изображений графи- ческих и текстовых документов по уз- кополосным каналам св зи.

Цель изобретени  - повышение точности передаваемого изображени  путем повышени  точности бинарного квантовани  телевизионного сигнала графических изображений.

На фиг. 1 представлена структурна электрическа  схема ТВ устройства дл  формировани  двухграда1щонного сигнала графических изобрад ений; на фиг. 2 - карта разбиени  кадра изображени  на фрагменты на фиг. 3 - по р док считывани  фрагмента изображени ; на фиг. 4 - структурна  электри ческа  схема блока формировани  сиг- нала фрагмента изобралсени ; на фиг. 5 то же, формировател  адреса считывани ; на фиг. 6 - то же, блока буферной пам ти; на фиг. 7 - то же, формировател  двухградадионного сигнала; на фиг. 8 - то же, блока построени  гистограммы; на фиг. 9 - то же, модового детектора; на фиг. 10 - то же, вычислител .

Телевизионное устройство содержит датчик 1 ТВ сигнала, аналого-цифровой преобразователь (АЦП) 2, блок 3 формировани  сигнала фрагмента изобра-

жени , блок 4 буферной пам ти, форми- но в соответствии, с ТВ стандартом, рователь 5 двухградационного сигнала, а считывание - по фрагментам разме- формирователь 6 порогового уровн , ром 8x8 элементов (фиг. 2). Пор док вьшолненный в виде блока 7 построени  гистограммы, модового детектора 8 и

вычислител  9, и синхрогенератор 10, Аналого-цифровой преобразователь 2 может быть вьшолнен в виде последовательно соединенных фильтра ниж них частот, блока.фиксации уровн  видеосигнала и собственно аналого- 1Щфрового преобразовател , например микросхемы типа 1107 ПВ1.

Блок 3 формировани  сигнала фрагмента изображени  (фиг, 4) содержит блок II ОЗУ, формирователь 12 сигналов RAS, CAS, WE, коммутатор 13 адресов , формирователи - адресов записи 14 и считывани  15.

Формирователь 15 адресов считывани  (фиг. 5) содержит делители 16.- 18, регистр 19, счетчик 20, элемент ИЛИ 21, делитель 22, счетчик 23, регистр 24, счетчик 25.

ром 8x8 элементов (фиг« 2 считывани  элементов в фрагменте ука зан на фиг. 3. Формирователь 14 адре са записи (фиг. 4) представл ет собо 16-разр дный счетчик, причем первые 8 разр дов формируют адрес по строке а остальные 8 разр дов - адрес по столбцу.дл  микросхем блока I.

45 Формирователь 15 адресов считывани  (фиг. 5) при размере кадра 256х х256 элементов работает следующим об разом.

Счетчик 20 формирует 8-разр дную

50 комбинацию адреса по строке. На его первый вход (счетньш) подаетс  сигна тактовой частоты с выхода синхрогене ратора 10о После первых-восьми такто счетчик 20 сбрасываетс  в О сигна-

55 лом с выхода делител  16. Таким образом , сформированы адреса по строке первых восьми элементов первой стро- . ки кадра, что соответствует восьми тактам второй строки фрагмента, таки

Блок 4 буферной пам ти (фиг. 6) содержит блок 26 буферного ОЗУ, коммутатор 27 адресов, счетчик-формирователь 28 адресов записи и счетчик- формирователь 29 адресов считывани .

Формирователь 5 двухградационного сигнала (фиг„ 7) содержат входной регистр 30, компаратор 31 и скремб- лер 32 „

Блок 7 построени  гистограммы (фиг. 8) содержит коммутатор 33, блок 34 ОЗУ, счетчик 35, элемент И 36 и сумматор 37,

Модовый детектор 8 (фиг. 9) содержит первый компаратор 38, регистр 39, элемент И 40 и второй компаратор 41; выход 42  вл етс  выходом модо- вого детектора 8.

Вычислитель 9 (фиг. 10) содержит входной регистр 43, сумматор 44, выходной регистр 45, регистр 46.

Устройство работает следующим образом .

ТВ сигнал с выхода датчика поступает на первый вход АЦП 2,- с выхода которого (преобразованный в цифровую форму) по 6-разр дной шине проходит на первый вход блока 3, Блок 3 представл ет собой устройство пам ти на кадр телевизионного изображени , выполненное на базе ,инамическик микросхем ОЗУ емкостью 64 Кбит, причем запись в пам ть производитс  посто н-

но в соответствии, с ТВ стандартом, а считывание - по фрагментам разме- ром 8x8 элементов (фиг. 2). Пор док

ром 8x8 элементов (фиг« 2 считывани  элементов в фрагменте указан на фиг. 3. Формирователь 14 адреса записи (фиг. 4) представл ет собой 16-разр дный счетчик, причем первые 8 разр дов формируют адрес по строке, а остальные 8 разр дов - адрес по столбцу.дл  микросхем блока I.

Формирователь 15 адресов считывани  (фиг. 5) при размере кадра 256х х256 элементов работает следующим образом .

Счетчик 20 формирует 8-разр дную

комбинацию адреса по строке. На его первый вход (счетньш) подаетс  сигнал тактовой частоты с выхода синхрогене- ратора 10о После первых-восьми тактов счетчик 20 сбрасываетс  в О сигна-

лом с выхода делител  16. Таким образом , сформированы адреса по строке первых восьми элементов первой стро- ки кадра, что соответствует восьми тактам второй строки фрагмента, таким

же, как и дл  первой строки, однако после восьмого такта по сигналу делител  16 срабатывает на один такт счетчик 25, который формирует адрес по столбцу дл  блока 11. После каждого цикла делител  16 частоты на 8 срабатывает делитель 18, 8-разр дный вькод которого соединен с установочным входом счетчика 20. При этом после окончани  считывани  фрагмента состо ние делител  18 увеличиваетс  на 8, Это состо ние может быть передано на установочные входы счетчика 20 только после разрешающего сигнала поступающего на второй вход регистра 19 с выхода делител  17.

Таким образом, по окончании го фрагмента счетчик 20 начинает счет с состо ни  8, а счетчик 25 этим же сигналом возвращаетс  в состо ние О. Далее циклы повтор ютс  до окончани  первых 64 фрагментов, что соответствует первым восьми строкам полного кадра изображени .

По окончании считывани  64-го фрамента , т.е. после считывани  последнего элемента восьмой строки полного кадра изображени , состо ние счетчика 25 увеличиваетс  на 8, так как разрешающий сигнал с выхода переноса делител  18 разрешает задачу на установочные входы счетчика 25 состо ни  выхода счетчика 23, который за врем  считывани  первых 64 фрагментов восемь раз срабатывает от выходного сигнала делител  22. В этот же момен делитель 18 устанавливаетс  в состо ние О сигналом с выхода элемента ИЛИ 21. Начинаетс  считывание по указанному вьппе алгоритму очередных 64 фрагментов, по окончании которого состо ние счетчика 25 увеличиваетс  еще на 8, и так далее до прихода на вход элемента ИЛИ 21 кадрового синхро- импульса считывани  с соответствующего выхода синхрогенератора 10, который приводит всю схему в исходное положение .

С выхода блока 3 отсчеты сигнала подаютс  на первый вход блока 4 буферной пам ти и на первый вход формировател  6. Блок 4 (фиг. 6) предназначен , во-первых, дл  задержки содержимого фрагмента изображени  на вре

м , необходимое дл  анализа с целью формировани  порогового уровн  (такой анализ выполн ет формирователь 6), а во-вторых, дл  формировани 

10

20

25

5

3562604

такой скорости считывани  из буферного ОЗУ, котора  была бы согласована с параметрами представл емого канала св зи. Особенностью работы блока 4  вл етс  то, что содержимое нечетных, начина  с первого и четных, начина  с второго фрагментов изображени , размещаетс  в разных област х ОЗУ, что реализуетс  подачей на седьмой адресный вход блока 26 уровн  О при записи и считывании нечетных фрагментов и уровн  1 при записи и считывании четных фрагментов.

Отсчеты сигнала фрагмента с выхода блока 4 поступают на первый вход формировател - 5 (фиг. 7). Входной регистр 30 предназначен дл  фазировани  разр дов отсчетов сигнала. Компаратор 31 предназначен дл  формировани  одноразр дного сигнала графи- ческого изображени  с пороговым уровнем формировател  6. Скремблер 32 выполнен как рекуррентна  лини  задержки на регистрах сдвига и предназначен дл  перемешивани  выходного сигнала с целью обеспечени  возможности выделени  тактовой частоты на приемной стороне.

При считывании содержимого фрагмента изображени  из блока 3(фиг. 8) отсчеты сигнала через коммутатор 33 подаютс  на адресный вход блока 34 ОЗУ. Циклы записи и считывани  в блоке 34 сформированы так, что во врем  первой половины тактового интервала частоты считывани  f происходит считывание из блока 34 содержимого  чейки, адрес которой удерживаетс  на первом входе в течение

30

35

40

50

55

тактового интервала f,-, , а во вторую-, половину тактового интервала происходит запись в блок 34 в  чейку с тем же адресом. Так как информационный вход блока 34 соединен с выходом сумматора, который добавл ет единицу к содержимому данной  чейки пам ти , считанному в первую половину тактового интервала, то к концу счи- тывани  фрагмента из блока 3 в  чейках , адреса которых соответствуют наиболее веро тным уровн м сигнала во фрагменте, наход тс  наибольшие числа. Таким образом, к концу считывани  фрагмента из блока 3 в блок 4 и формирователь 6 в блоке 34 формируетс  гистограмма  ркостей фрагмента , дл  считывани  которой достаточно с помощью коммутаторов 33 подключить адресный вход блока 34 к выходу счетчика 35, работающего в режиме обратного счета.

Анализ гистограммы вьтолн ет мо- довьй детектор 8. После того как в блоке 7 формируетс  гистограмма, т.е после записи в блок 34 последнего отсчета фрагмента изображени , комму™ татор 33 под действием управл ющего сигнала с выхода синхрогенератора 10 подает на первьш вход блока 34 сиг нал с выхода счетчика 35, работающего в режиме обратного счета от 64 до 1. Значение гистограммы поступают на первьй вход первого компаратора 38 (фиг. 9), на второй вход которого подаютс  те же значени , но задержан™ ные на один такт регистром 39. В момент , когда сигнал на первом входе первого компаратора 38 становитс  меньше сигнала на втором входе, первый компаратор 38 классифицирует это

как локальный максимум гистограммы;

II t ti

на его выходе по вл етс  сигнал длительностью в один такт. Одновременно с этим задержанный регистром 39 отсчет гистограммы поступает на первый вход второго компаратора 41, на второй вход которого подаютс  фик- сированные значени  уровн  детектировани  гистограммы (экспериментально выбраны значени  от 1 до 6),. Сравнение отсчетов гистограммы с заранее заданными фиксированными значени ми позвол ет повысить помехоустойчивость работы модового детектора 8. Если значение локального максимума гистограммы больше установленного на втором входе второго компаратора 41, то он выдает сигнал 1 длительностью в один такт на второй вход элемента И 40. При совпадении сигналов -на входах элемента И 40 на его выходе 42 образуетс  сигнал, который поступает на управл ющий вход входного регистра 43 вычислител  9 (фиг. 10)„ На второй вход регистра 43 поступают значени  сигнала с выхода счетчика 35 блока 7. В момент прихода сигнала на управл ющий вход .входного регистра 43 на его выходе фиксируетс  уровень сигнала, .соответствующий локальному .мак симуму гистограммы. Если этот максимум (мода) гистограммы был первым по счету, то на выходе сумматора 44 образуетс  сигнал, равньш сумме значений сигнала на первом входе и сигнала на втором входе, причем в момент

5

о о 5 g g

фиксации первой моды сигнал на втором входе сумматора 44 равен нулю, так как в начале процесса анализа гистограммы регистр 46 имеет нулевое состо ние . Таким образом, после прихода первого управл ющего импульса, обозначающего на шчие первой моды, что при прин тбм режиме обратного счета счетчика соответствует моде белого,, на выход ; сумматора 44 будет сигнал, равный сигнгшу на первом входе . После того К..К модовый детектор 8 фиксирует второй моды, сумматор 44 произво;ит сложение уровн , соответствующего второй моде (на первом входе), с уровнем, соответствующим первой моде (на втором входе), и на его выходе по вл етс  сигнал, равный сумме значений уровней сигна- па, соответствуюиих первой и второй  чодам. Так как шнна, соедин юща  выход сумматора 44 с входом выходного регистра 45, сдвинута на один разр д в сторону старшего разр да делител  16, то в момент окончани  считывани  очередного фрагмента из блока 4 на выходе выходного регистра 45 фиксируетс  значение сигнала, равное половине сигнала на выходе сумматора 44, т.е. полусумма значений сигнала, соответствующих м )дам белого и черного „ Сигнал на выходе выходного регистра 45 удерживаетс  в течение всего времени считывани  содержимого фрагмента изображени  из блока 4. Уровень этого сигнала  вл ;етс  пороговым уровнем дл  квантовани  сигнала полутонового изображени  на два уровн , который рассчитываетс  не по пиковым значени м сигнала в фрагменте, а по наиболее веро тны«i значени м (модам гистограммы  ркостей), т,е, с учетом статистики распределени   ркостей, что позвол ет пов.сить точность квантовани ,

Формула и :5 обретени 

Телевизионное ; ст юйство дл  формировани  двухгра,1ационного сигнала графических изобр.шений, содержащее последовательно С1)единенные .датчик телевизионного си: нала, аналого-цифровой преобразователь, блок формировани  сигнала фра мента изображени , блок буферной и формирователь двухградационного сигнала, второй вход которого coe ;инeн с выходом формировател  порогового уровн , сигналь- ньп1 вход которого соединен с выходом блока формировани  сигнала фрагмента изображени , при этом выход датчика телевизионного сигнала соединен с входом синхрогенератора, первый, второй , третий и четвертый выходы которого -соединены с входами синхронизации аналого-цифрового преобразовател , блока формировани  сигнала фрагмента изображени , блока буферной пам ти и формировател  порогового уровн , отличающеес  тем, что, с целью повьппени  точности

передаваемого изображени  путем повы

62608

шени  точности бинарного квантовани  телевизионного сигнала графических изображений, формирователь порогового уровн  выполнен в виде последовательно соединенных блока построени  гистограммы, модового детектора и вычислител , причем второй выход блока построени  гистограммы соединен с вторым входом вычислител , первый вход блока построени  гистограммы  вл етс  сигнальным входом формировател  порогового уровн , а второй вход  вл етс  входом синхронизации, при этомвыход вьиислител   вл етс  выходом формировател  порогового уровн .

5

10

16

N

М

фиг.2

фие.

фиг.З

Claims (1)

1. Формула изобретения

   Телевизионное устройство для формирования двухградационного сигнала, графических изобр.тжений, содержащее последовательно соединенные датчик телевизионного сигнала, аналого-цифровой преобразователь, блок формирования сигнала фра]'мента изображения, блок буферной памяти и формирователь двухградационного сигнала, второй вход которого соединен с выходом фор— мирователя порогового уровня, сигнальный вход которого соединен с выходом блока формирования сигнала фрагмента изображения, при этом выход датчика телевизионного сигнала соединен с входом синхрогенератора, первый, второй, третий и четвертый выходы которого соединены с входами синхронизации аналого-цифрового преобразовате- ₁ ля, блока формирования сигнала фрагмента изображения, блока буферной памяти и формирователя порогового уровня, отличающееся тем, что, с целью повышения точности ·, передаваемого изображения путем повы шения точности бинарного квантования телевизионного сигнала графических изображений, формирователь порогового уровня выполнен в виде последовательно соединенных блока построения гистограммы, модового детектора и вычислителя, причем второй выход блока построения гистограммы соединен с вторым входом вычислителя, первый вход блока построения гистограммы является сигнальным входом формирователя порогового уровня, а второй вход является входом синхронизации, при этомвыход вычислителя является выходом формирователя порогового уровня.

   фиг.Ю

   Редактор А. Маковская Составитель Г. Росаткевич Техред М.Ходанич Корректор Л· Патай Заказ 5814/56 Тираж 636 Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

   113035, Москва, Ж-35, Раушская наб., д. 4/5

   Производственно—полиграфическое предприятие, г. Ужгород, ул., Проектная, ^4