SU1352492A1 - Устройство дл выключени и перезапуска микропроцессора при сбо х питани - Google Patents

Abstract

Изобретение относитс  к области цифровой вычислительной техники и автоматики и может быть использовано при построении устройств защиты микропроцессоров от сбоев питани  или нарушени  области допустимых значений величины напр жени  источника питани . Цель изобретени  - расширение области применени  и повьшение надежности устройства. Цель достигаетс  тем, что в устройство, содержащее первый пороговый элемент (компаратор ) 1, первый триггер 4 и генератор 3 импульсов, введены второй пороговый элемент 2, второй триггер 5, первый элемент И 6, второй элемент И 8, элемент И-НЕ 7, первьй 9 и второй 10 формирователи импульса (одно- вибраторы). 3 ил. W С /5

Description

Изобретение относитс  к цифровой вычислительной, технике и автоматике и может быть использовано при построении устройств защиты микропроцессоров от сбоев питани , или превышении им допустимо возможной величины.

Целью изобретени   вл етс  расширение области применени  устройства .

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 принципиальна  схема первого (а) и второго (б) компараторов; на фиг. 3- временные диаграммы, по сн ющие работу устройства.

Устройство содержит (фиг. 1) пороговые элементы (компараторы) 1 и 2, генератор 3 импульсов, триггеры 4 и 5, первый элемент И 6, элемент И-НЕ 7, второй элемент И 8, формирователи 9 и 10 импульсов (одновиб раторы) вход 11 подтверждени  установки микропроцессора, выход 12 сигнала отключени  .питани  микропроцессора , выход 13 сигнала сброса микропроцессора , вход 14 контролируемого напр жени .

Компаратор 1 состоит из разр дного диода 15, ограничительного р е- зистора 16 и зар дного конденсатора 17 (фиг. 2а)., а компаратор 2 - из разр дного диода 18, ограничительного резистора 19, зар дного конденсатора 20 и гас щего резистора 21 (фиг. 26). .

Первый компаратор 1 (фиг. 2а) предназначен дл  контрол  за по влением , сбо ми и пропаданием контролируемого напр жени .

Второй компаратор 2 (фиг. 26) пре н азначен дл  контрол  за превышением контролируемым напр жением допустимой величины. Гас щий резистор 21 выбираетс  таким образом, чтобы по вление на выходе компаратора 2 сигнала логической единицы соответствовало предельно допустимому значению контролируемого напр жени  (фиг.За),

Первьм элемент И 6 предназначен дл  управлени  блокировкой генератора 3 импульсов в случае пропадани , сбо  или превышени  допустимого контролируемого напр жени .

Второй элемент И 8 предназначен дл  того, чтобы обеспечить блокировк переключени  триггера 5 при колебани х контролируемого напр жени  возле допустимого значени .

0

FJ

5

0

5

0

5

0

5

Первый 9 и второй 10 одновибрато- ры предназначены дл  обеспечени  необходимой задержки сигнала установки триггера 5 в нулевое состо ние дл  того, чтобы исключить возможность по влени  на входах триггера 5 запрещенной комбинации один-один, т.е. они необходимы дл  обеспечени  надежного срабатывани  триггера 5.

Устройство работает следующим образом .

В исходном состо нии на входе 1Д отсутствует контролируемое напр жение , триггер 5 находитс  в нулевом состо нии. На выходах первого 1 и второго 2 компараторов присутствуют сигналы логического нул , триггер 4 находитс  в единичном состо нии, на выходе 13 формируютс  импульсы сброса микропроцессора. По вление контролируемого напр жени  на входе 14 не измен ет, состо ние устройства, так как элемент И-НЕ 7 закрыт и с выхода 13 продолжают поступать импульсы сброса. После по влени  на входе 11 сигнала подтверждени  установки от микропроцессора триггер 5 устанавливаетс  в нулевое состо ние, блокиру  тем самым генератор 3 импульсов . I

При превьшгении контролируемым напр жением допустимой величины (фиг. За) на выходе компаратора 2 по вл етс  сигнал логической единицы. Поступа  на единичный вход триггера 5, он устанавливает его в единичное состо ние , на выходе 12 устройства по вл етс  сигнал отключени  питани  мик- процессора. После возвращени  напр жени  питани  к нормальной величине на выходе компаратора 2 вновь по вл етс  сигнал логического нул .По фронту этого сигнала одновибратор 9 (он вьшолн ет функцию задержки) вырабатывает импульс, по заднему фронту которого одновибратор 10 также вырабатывает импульс, который обнул ет, триггер 5, снима  с выхода 12 сигнал отключени  питани  микропроцессора , и устанавливает в единичное состо ние триггер 4, разблокиру  тем самым генератор 3. На выход 13 устройства начинают поступать импульсы сброса микропроцессора. После по влени  на входе 11 сигнала подтверждени  установки от микропроцессора триггер 4 вновь устанавливаетс  в

нулевое состо ние, в результате чего генератор 3 блокируетс .

Claims (1)

1. При понижении уровн  контролируемого напр жени  на выходе компаратора 1 по вл етс  уровень логического нул , которым триггер 4 устанавливаетс  в единичное состо ние, блокиру  генератор 3, На выход 13 устройства начинают поступать импульсы сброса микропроцессора. Далее устройство работает аналогично описанному/ Формула изобретени 

   Устройство дл  выключени  и перезапуска микропроцессора при сбо х питани , содержащее первый пороговый элемент, вход которого  вл етс  входом устройства дл  подключени  к источнику контролируемого напр жени , первый триггер, выходом соединенный с входом пуска генератора импульсов , выход которого  вл етс  выходом устройства дл  подключени  входа сброса микропроцессора, о т - л и чающеес  тем, что, с целью расширени  области применени  устройства, в него введены второй пороговый элемент, элемент И-НЕ, два элемента И, второй триггер и два фор0} /4

   о

   2/

   16

   77

   0

   5

   0

   5

   0

   мировател  импульса, причем установочный вход первого триггера соединен с выходом первого элемента И, пр мой вход которого соединен с выходом первого порогового элемента и первым пр мым входом элемента И-НЕ, йнверс- ньй вход которого  вл етс  входом устройства дл  подключени  выхода сигнала подтверждени  установки микропроцессора , выход и второй пр мой вход элемента И-НЕ подключены соответственно к входу сброса первого триггера и инверсному выходу второго триггера, пр мой выход которого  вл етс  выходом устройства дл  подключени  входа сигнала отключени  питани  микропроцессора, выход второго порогового элемента соединен с установочным входом второго триггера , инверсным входом второго элемента И и через первый формирователь импульса - с входом второго формировател  импульса, выходом подключенного к пр мому входу второго элемента И, выход которого соединен с входом сброса второго триггера и инверсным входом первого элемента И, вход второго порогового элемента  вл етс  входом устройства дл  подключени  к источнику контролируемого напр жени .

   5) 0/4

   rff

   го

   фи.2