SU1339625A1 - Устройство дл вывода графической информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть исЗапись пользовано дл  отображени  информации . Цель изобретени  достигаетс  введением первого счетчика 2, блока управлени  4, второго счетчика 8, первого регистра 9, второго регистра 10, сумматора 11, третьего счетчика 12, блока умножени  13, сдвигового регистра, дешифратора, п ти триггеров , двух элементов И, двух групп элементов И, генератора импульсов, четвертого счетчика. В устройство также введены счетчик строк, блок дешифраторов , четыре триггера и сумматор , что позвол ет осуществл ть сдвиг отображаемого на экране изображени  в горизонтальном направлении. 2 з.п. ф-лы, 6 ил. HHifJOp- маци  HatfQffbHbiu адрес (Л JL OffOHvafft/e :записа фиг. г

Description

Изобретение относитс  к вычисли- тельной технике, предназначено дл  вывода графической информации из ЭВМ и может использоватьс  в систе- , мах автоматизации проектировани  и конструировани , при автоматизированной обработке данных, в диалоговых системах.

Целью изобретени   вл етс  повы- ю шение быстродействи  устройства.

На фиг, 1 представлена блок-схема устройства; на фиг, 2 - изображение перемещаемого пол  экрана; на фиг. 3- диаграмма образовани  свободного ад- 15 pecaj на фиг, 4 - цилиндрическа  интерпретаци  содержимого блока пам тиj на фиг, 5 - структура блока управлени ; на фиг, 6 - структура блока синхронизации ,.20

Устройство содержит блок 1 пам ти,, первый счетчик 2, блок 3 модул ции, блок 4 управлени , блок 5 синхронизации , коммутатор 6 адреса, телевизионный индикатор 7, второй счетчик 25 8, первый 9 и второй 10 регистры, сумматор II, третий счетчик 12, блок 13 умножени  и одновибратор 14,

Блок 4 управлени  содержит сдвиговый регистр 15, дешифратор 16, пер- зо вый триггер 17, первый 18 и второй 19 элементы И, первую 20 и вторую 21 группы элементов И, второй 22, третий 23, четвертый 24 и п тый 25 триггеры , третий элемент И 26 и элемент ИЛИ 27,

Блок 5 синхронизации содержит генератор 28 импульсов, счетчик 29 точек , счетчик 30 строк, блок 31 деифраторов , шестой 32, седьмой 33, 40 восьмой 34 и дев тый 35 триггеры и аналоговый сумматор 36,

Устройство работает следующим образом ,

Блок 5 синхронизации вырабатывает 45 импульсы, соответствующие требуемой дискретизации растра экрана телевизионного индикатора, и управл ет разверткой последнего. Эти импульсы поступают в блок 4 управлени , осуш,ест- 50 вл   его временную прив зку к телевизионному синхросигналу,

Исходное изображение, хран щеес 

в пам ти ЭВМ, имеет размерность 2

т точек по горизонтали и z точек по ее

0° . , оР

вертикали, причем 2 z + / (фиг. 2),

Размер изображени , отображаемого на экране, составл ет 2 точек по

35

5

5

о

0

5 0

е

5

горизонтали и 2 точек по вертикали, где - разр дность слова блока пам ти; 2 - число слов, размещающихс  на видимом ходе строки развертки; 2 - число строк изображени ,

Емкость блока 1 пам ти (2 +1 )х2 слов, В блоке Г пам ти каждой точке изображени  соответствует один бит, кодирующий  ркость точки.

Устройство обеспечивает просмотр по горизонтали исходного изображени  окном экрана-с шагом в одно сдово блока пам ти, что осуществл етс  следующим образом, ЭВМ выполн ет просмотр файла исходной картины, вьще- л ет части элементов, попадающие в окно экрана начинающеес  с адреса , записываемого по входу начального адреса в первый регистр. Далее ЭВМ формирует растровое представление попавшей в окно размером 2 х2 точек части изображени  и записывает его в блок пам ти. При этом по входу управлени  записью блока 4 поступают сигналы управлени  записью слов, на первые входы коммутатора адреса поступают адреса записываемых слов, а на информационный вход блока пам ти поступает подлежаща  записи информаци  ,

Считывание информации из блока пам ти происходит следующим образом,

На видимом ходе кадра строчные синхроимпульсы поступают из блока 5 синхронизации на тактовый вход первого счетчика 2, По этим импульсам производитс  запись содержащегос  в. первом регистре адреса A.. в первый счетчик 2, который имеет коэффициент пересчета 2 + , однако на видимом ходе строки пересчитываетс  только 2 комбинаций, начина  с . (фиг, 2), Эти комбинации определ ютс  импульсами +1, поступающими из блока 5 синхронизации (фиг, 3, поз, 4), с периодом, равным времени цикла блока пам ти. Первый счетчик 2 срабатывает по заднему фронту поступающих на его вход тактовых импульсов.

Последн   комбинаци  первого счетчика формируетс  сразу после окончани  видимого хода строки (фиг, 3, поз. 2), При этом одновибратор вырабатывает импульс (фиг. 3, поз, 3), по которому производитс  запись адреса А,5, хран щегос  в первом счетчике 2, во второй регистр 10,

Второй счетчик 8 пересчитывает строки изображени , выводимого на экран на видимом ходе кадра, имеет коэффициент пересчёта 2 и устанавливаетс  в О сигналом кадрового гас щего импульса, Выходы первого 2 и второго 8 счетчиков подключены через первый и второй входы коммутатора адреса к адресным входам блока 1 пам ти и служат адресами считывани  слов, Необходимые дл  считывани  управл ющие сигналы формирует блок управлени  под действием синхронизирующих импульсов, поступающих из блока синхронизации .

Блок 4 управлени  работает следующим образом, В режиме считывани  ин- формации из блока 1 пам ти он формирует временную диаграмму цикла считываний и управл ет работой модул ционного блока. Сигналы временной диаграммы цикла считывани  формируютс  на выходах сдвигового регистра, который в течение цикла считывани  выдвигает поразр дно логическую 1, а в конце цикла сбрасываетс  в нулевое состо ние сигналом с выхода дешифратора , который вырабатывает временную последовательность импульсов на прот жении цикла считывани . Этим же сигналом окончани  цикла перебрасываетс  первый триггер, который определ ет на какой регистр и мультиплексор модул ционного блока поступают сигналы записи с выходов первого и второго элементов И и сигналы управлени  мультиплексорами с выходов первой и второй групп элементов И,

При поступлении сигнала управлени  записью четвертый триггер 24 устанавливаетс  в 1, котора  поступает на управл ющий вход п того триггера 25, Последний под управлением сигналов с дешифратора выдел ет импульс записи, который подключает коммутатор адреса таким образом, что на его выход поступают адреса записи. Кроме того, импульс записи, проход  через эле- .мент ИЛИ 27 и третий элемент И 26 поступает на вход записи блока 1 пам ти , куда и записываетс  информаци .

: .В режиме записи в свободный столбец сигнал управлени  записью устанавливает второй триггер 22 в состо ние 1, котора  поступает на управл ющий вход третьего триггера 23, По сигналам с дешифратора третий триггер 23 выдел ет импульс записи, который подключает на выход коммутатора адреса его вторые входы (т,е. сигналы с выходов сумматора 4). Кроме этого, импульс записи, проход  через первый элемент ИЛИ и элемент И, производит запись информации в блок I пам ти, а также служит импульсом прибавлени  1 в третьем счетчике 12.

Считанные из блока 1 пам ти слова поступают на входы модул ционного блока, где преобразуютс  в последовательный видеосигналj поступающий совместно с синхроимпульсами из блока 5 синхронизации на входы телевизионного индикатора.

Способ организации считывани  из блока 1 пам ти, когда в строке

считываетс  2 + слов, а отображаетс  только 2 слов, позвол ет интерпретировать содержимое блока 1 пам ти в виде цилиндра (фиг, 4) с одним свободным столбцом шириной в

одно слово. Это свободное слово  вл етс  смежным с первым отображаемым словом (с адресом А . ) слева и . с последним отображаемым в строке словом (с адресом А строки ) справа,

Таким образом, дл  перемещени  окна экрана на одно слово вправо достаточно увеличить на единицу значение занести его в первый регистр 9 и сформировать растровое представле-

ние свободного столбца, соответствующее правому смежному с окном экрана сегменту исходной картины щириной 2 точек и высотой 2 точек. При необходимости перемещени  окна экрана

влево нужно уменьшить на единицу значение и занести его в первый регистр 9, а в свободный столбец занести растровое представление участка, соответствующего левому

смежному с окном сегменту исходной картины. Запись этого смежного участка в блок 1 пам ти осуществл етс  следующим образом. Импульсы (фиг, 3, поз, 3) из одновибратора поступают

на вход записи второго регистра 10, к информационным входам которого под- ключены выходы первого счетчика 2, по которым поступают адреса слов дл  блока 1 пам ти. Импульсы (Фиг. 3,

поз, 3) осуществл ют запись адреса АС-ВБ свободного слова первой строки во второй регистр 10i Адреса слов блока 1 пам ти в свободном столбце при записи вычисл ютс  по формуле

A. ИА„ + 1),

где 2 ;

i - номер строки, отсчитываемой от верхнего кра .

При записи растрового массива в свободный сегмент ЭВМ выдает сигналы управлению записью, а на информационные входы блока 1 пам ти последовательно вьщает 2 слов,, содержащих растровое представление соответствующего участка. Адреса записи свободного столбца формируютс  в предлагаемом устройстве путем умножени  содержимого третьего счетчика 12 на 2 +1 в блоке 13 умножени , выходной код которого суммируетс  в сумматоре с кодом А, содержащемс  во втором регистре. Выходы сумматора , формирующего текущий адрес записи .дп ; , подключены к вторым входам коммутатора адреса и служат адресами слов записываемого свободного столбца блока 1 пам ти. По окончани  записи 2 слов с выхода третьего счетчика в ЭВМ поступает сигнал окончани  записи, Третий счетчик срабатьгоает по заднему фронту импульса .

Claims (2)

1. Формула изобретени 

   1, Устройство дл  вывода графической информации, содержащее блок пам ти, адресный вход которого соединен с выходом коммутатора адреса, а выход соединен с информационным входом блока модул ции, выход которого соединен с информационным входом телевизионного индикатора, синхронизирующий вход которого соединен с первым выходом блока синхронизации, отличающеес  тем, что, с целью повьшени  быстродействи  устройства, оно содержит блок управлени , первый и второй счетчики, первь1й и второй регистры, сумматор, третий счетчик, блок умножени  и од- новибратор, причем второй выход блока синхронизации соединен с тактовьш входом блока управлени , третий и четвертый выходы блока синхронизации соединены с тактовым входом и входом сдвига второго счетчика., п тый и шестой выходы соединены с тактовым входом и входом сдвига первого счетчика вход одновибратора соединен с шестым выходом блока синхронизации, выход

   одновибратора соединен с тактовым входом второго регистра, информационный вход которого соединен с первым выходом первого счетчика, второй выход Которого соединен с информационным входом второго счетчика, первый информационный выход коммутатора адреса соединен с первым выходом первого счетчика , второй информационный вход коммутатора адреса соединен с выходом второго счетчика, третий информационный вход коммутатора адреса соединен с выходом сумматора, первый инфор5 мационный вход которого соединен с выходом блока умножени , а второй информационный вход соединен с выходом второго регистра, вход блока умножени  соединен с первым выходом

   0 третьего счетчика, второй выход которого  вл етс  выходом окончани  записи устройства, информационный вход третьего счетчика соединен с первым выходом блока управлени , второй и

   5 третий выходы которого соединены с первым и вторым управл ющими входами блока, модул ции, четвертый выход блока управлени  соединен с входом записи блока пам ти, п тый выход бло0 ка управлени  соединен с входом управлени  коммутатора адреса, четвертый информационный вход которого  вл етс  адресным входом устройства, вход управлени  записью блока лени   вл етс  входом записи устройства , информационный вход первого счетчика соединен с вькодом первого регистра, вход которого  вл етс  входом начального адреса устройства,

   Q информационный вход блока пам ти  вл етс  информационным входом устройства ,
2. 2. Устройство по п. 1, о т л и - чающеес  тем, что блок уп5 равлени  содержит сдвиговый регистр,, дешифратор, первый триггер , первый и второй элементы И, первую и вторую группы элементов И, второй, третий, четвертый и п тый триггеры, третий

   0 элемент И, элемент ИЛИ, причем

   первый выход дешифратора соединен с первыми входами первого и второго элементов И, второй вход дешифратора соединен с входом сброса сдви5 гового регистра и с единичным установочным входом первого триггера, пр мой выход которого соединен с вторым входом второго элемента И и с первыми входами элементов И второй

   5

   группы, инверсный выход первого триггера соединен с вторым входом первого элемента И и с первыми входами элементов И первой группы, третий выход дешифратора соединен с единичными установочными входами третьего и п того триггеров, пр мые выводы которых соединены с входами элемента ИЛИ и  вл ютс  п тым выходом блока, выход элемента ИЛИ соединен с первым входом третьего - элемента И, второй вход которого соединен с первыми выходами сдвигового регистра, нулевой установочный вход третьего триггера соединен с пр мым выходом второго триггера, нулевой установочный вход которого соединен с инверсным выходом третьего триггера, нулевой установочный вход п того триггера соединен с пр мым выходом четвертого триггера, нулевой установочный вход которого соединен с инверсным выходом п того триггера, единичный установочный вход четвертого триггера и единичный установочный вход второго триггера  вл ютс  входами управлени  записью блока, первый вхо дешифратора, вторые входы элементов И первой и второй групп, второй вход дешифратора и тактовый вход сдвигового регистра  вл ютс  тактовым входом блока, пр мой выход третьего триггера  вл етс  первым выходом блока, выходы первого и второго элементов И  вл ютс  вторым выходом блока, выхода элементов И первой и второй

   5

   0

   5

   0

   5

   групп  вл ютс  третьим выходом блока , второй выход сдвигового регистра и выход третьего элемента И  вл ютс  четвертым выходом блока,

   3, Устройство по п. 1, отличающеес  тем, что блок синхронизации содержит генератор импульсов , четвертый счетчик, счетчик строк, блок дешифраторов, шестой, седьмой, восьмой и дев тый триггеры и сумматор, выход которого  вл етс  первым выходом блока, выходы шестого и дев того триггеров соединены с первым и вторым входами сумматора и  вл ютс  третьим и четвертым вьЬсодами блока, выходы седьмого и восьмого триггеров соединены с третьим и четвертым входами сумматора, выход восьмого триггера  вл етс  шестым выходом блока, входы шестого, дев того, седьмого и восьмого триггеров соединены соответственно с первым, вторым , третьим и четвертым выходами блока дешифраторов, первый вход которого соединен с выходом счетчика строк, вход которого соединен с первым выходом четвертого счетчика, второй выход которого соединен с вторым входом блока дешифраторов, выход генератора импульсов соединен с ин- формационным входом четвертого счетчика , третий выход четвертого счетчика  вл етс  п тым выходом блока, выход генератора импульсов и второй выход четвертого счетчика  вл ютс  вто- оым выходом блока.

   Фи.2

   ,f

   AH-O

   JLJ J-LI S J jrLrLrLJ jrir Ac8 TLT

   A 2 -i A Z

   трок

   Фиг.

   Фиг. 5